サービス指向ルータ上の分散ストリーム処理エンジンにおける適応的通信の検討 (情報ネットワーク)

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 2010-12-16

著者

• 鯉渕 道紘

  国立情報学研究所

• 鯉渕 道紘

  国立情報学研究所|総合研究大学院大学

• 井上 恒一

  慶應義塾大学大学院理工学研究科|国立情報学研究所

• 川島 英之

  筑波大学大学院システム情報工学研究科

関連論文

• ClearSpeed製SIMD型マルチコアプロセッサにおける並列アプリケーション実行時間予測手法の検討(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• ClearSpeed製SIMDプロセッサの通信性能評価(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
• インターネットの帯域オンデマンドサービスにおけるスケジューリングアルゴリズム(ネットワーク技術,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
• サービス指向ルータにおける高速なデータ書き込み機構の提案(ネットワーク技術,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
• Network-on-Chipにおけるエラー検出・訂正方式に関する研究(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
• マルチパスイーサネットにおけるOn/Offリンクアクティベーション法の評価(ネットワーク,クラウド及び一般)
• リッチなユーザサービスを提供するセマンティックルータにおける正規表現プロセッサの提案(オーバーレイネットワーク,VPN,DDoS,ネットワークセキュリティ,P2P通信,ネットワークソフトウェア,一般)
• 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
• Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
• サービス指向ルータにおけるパケットストリーム解析支援(ウェブ情報とデータベースに関して(ポスター講演))
• 情報の発信・共有・検索・受信に積極的に関わるセマンティックルータ(Inventive and Creative Architecture特別セッションIII)
• リッチなユーザサービスを提供するセマンティックルータにおけるデータベースインサーションの提案(解析,一般,オーバーレイネットワーク,VPN,DDoS,ネットワークセキュリティ,P2P通信,ネットワークソフトウェア,一般)
• VLANイーサネットを用いた大規模PCクラスタの検討(ARC-10:クラスタ技術,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• リッチなユーザサービスを提供するセマンティックルータの提案(ARC-6:通信およびコンテスト報告,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• パケットストリーム処理における正規表現選択演算を含む問合せ最適化(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップ ETNET2010)
• パケットデータ管理基盤における情報抽出処理の効率化技法(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップ ETNET2010)
• 予測機構を持った低遅延オンチップルータアーキテクチャ(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
• マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
• エラー検出・再送機能を備えた低消費電力オンチップルータの設計
• ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• レイヤ1帯域オンデマンドサービスシステムの開発(ネットワーク,システム開発・ソフトウェア開発論文)
• ワイヤレス3-D NoCのための通信プロトコルの検討
• CMPにおけるオンチップルータの細粒度パワーゲーティングの評価
• ルータのアクセス傾向を利用したネットワークプロセッサ搭載用キャッシュ機構
• 単フリット・単サイクルルータを用いたNoC向け非最短完全適応型ルーティング
• NoCのための多電源可変パイプラインルータ
• 誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテクチャの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテクチャの検討
• コンテキストスイッチを利用したルータにおけるTCPストリーム再構築のメモリ削減手法
• パケットストリーム処理における正規表現選択演算を含む問合せ最適化(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップETNET2010)
• 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
• 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャー,FPGA応用及び一般)
• 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
• エラー検出・再送機能を備えた低消費電力オンチップルータの設計 (集積回路)
• パケットデータ管理基盤における情報抽出処理の効率化技法(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップETNET2010)
• パケットストリームの正規表現処理を可能とするネットワークプロセッサ
• ワイヤレス3-D NoCのための通信プロトコルの検討
• PCクラスタにおけるVLANイーサネットのトポロジの評価
• CMPにおけるオンチップルータのランタイムパワーゲーティングの評価
• パイプラインステージ統合による省電力・可変パイプラインルータに関する研究
• 低遅延オンチップネットワークのための予測ルータの評価
• メニーコアにおけるタスクの移動を支援するOn-Chip Micro Mobilityプロトコルの設計
• メニーコアにおけるタスクの移動を支援するOn-Chip Micro Mobilityプロトコルの設計
• マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
• 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
• 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
• ツリー型オンチップネットワークにおける適応的アクティベーション制御
• 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究
• チャネルの動的On/Off制御のための先読みルータアーキテクチャ(ARC-8:低消費電力制御,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
• Fat H-Tree:チップ内ネットワーク向けの低コストなトポロジ(平成19年度論文賞の受賞論文紹介)
• チップ内ネットワーク向け軽量な耐故障機構(ネットワークとシミュレーション技術,コンピュータシステムのインタコネクト技術及び一般)
• オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング(予測及び通信機構)
• Network-on-ChipにおけるFat H-Treeトポロジに関する研究(ネットワーク)
• Look-Aheadルーティングを用いたオンチップルータの動的パワーシャットダウン(ARC-8 : 通信,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• クロスバ接続による3次元Network-on-Chip向け多層型トポロジ(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 3次元IC向けFat TreeベースNetwork-on-Chips(マルチコア)
• 3次元IC向けFat TreeベースNetwork-on-Chips(マルチコア)
• 3次元IC向け Fat Tree ベース Network-on-Chips
• オンチップトーラス網における仮想チャネルフリールーティング(ネットワーク)
• チップ内ネットワークにおけるFat H-Treeトポロジの性能評価(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• オンチップトーラス網における仮想チャネルフリーなマッピング手法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• オンチップトーラス網における仮想チャネルフリーなマッピング手法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討(リコンフィギャラブルシステム,一般)
• 非最短経路を用いたチップ内ネットワーク向け経路設定手法(マイクロアーキテクチャ)
• 予測ルータによる低遅延Fat Treeネットワーク
• 多様なサービスを支えるSINET3の詳細ネットワーク設計(ネクストジェネレーションに向けたインターネットアーキテクチャ論文)
• レイヤ1帯域オンデマンドサービスにおけるスケジューリングアルゴリズムの基礎的検討(ネットワーク,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ)
• VLANイーサネットを用いたPCクラスタ向け大規模ネットワーク構築法
• LC-011 イーサネットを用いた大規模クラスタネットワーク構築法(ハードウェア・アーキテクチャ)
• リコンフィギャラブルプロセッサアレー向けチップ内接続網 : Fat H-Tree(VLSIシステム)
• サービス指向ルータ上の分散ストリーム処理エンジンにおける適応的通信の検討 (情報ネットワーク)
• 誘導結合を用いたフィールドスタッカブルCMPのための 3-D NoC アーキテクチャの検討
• 誘導結合を用いたフィールドスタッカブルCMPのための 3-D NoC アーキテクチャの検討
• 通信予測機構を用いた低遅延ネットワークの構成方法と評価(予測及び通信機構)
• スイッチでタグ付けを行うVLANルーティング法(ネットワーク)
• スイッチでタグ付けを行うVLANルーティング法の提案と評価(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• スイッチでタグ付けを行うVLANルーティング法の提案と評価(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• VLANを用いたマルチパスEthernetにおける経路構築法(ARC-7: ネットワークインタフェースとルーティング, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
• CMPにおけるオンチップルータのランタイムパワーゲーティングの評価
• メニーコアにおけるタスクの移動を支援する On-Chip Micro Mobility プロトコルの設計
• 予測ルータによる低遅延 Fat Tree ネットワーク
• サービス指向ルータ上の分散ストリーム処理エンジンにおけるノード間通信機構の検討 (ネットワークシステム)
• 予測機構を持った低遅延オンチップルータアーキテクチャ(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
• パケットデータ管理基盤における情報抽出処理の効率化技法
• 2Dトーラスネットワークにおける動的予測ルーティング(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• 1-flit パケット構造を利用した非最短型完全適応ルーティング
• 1-flit パケット構造を利用した非最短型完全適応ルーティング
• アプリケーションゲートウエイにおける処理オフロードの実現
• サービス指向ルータ上の分散ストリーム処理エンジンにおけるノード間通信機構の検討(ルーティング)
• サービス指向ルータ上の分散ストリーム処理エンジンにおける適応的通信の検討(トラヒック計測・制御,ポリシー管理,ネットワーク異常検知,信頼性,認証,ID/名前空間,ネットワークセキュリティ,プライバシー,VPN,DDoS及び一般)
• 超並列計算機における耐故障性を持つデッドロックフリールーティング(ネットワークインタフェースとルーティング)
• 3次元NoCの混在トポロジにおけるルーティング手法の提案 (ディペンダブルコンピューティング)
• 3次元NoCの混在トポロジにおけるルーティング手法の提案 (コンピュータシステム)
• エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化 (コンピューティングシステム Vol.4 No.4)
• 光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網
• 光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網
• トラヒックからアプリケーションレイヤ情報の検索・抽出を可能とするソフトウェアの実装と評価
• 3次元NoCの混在トポロジにおけるルーティング手法の提案(ディペンダブルコンピューティングシステム及び一般)

もっと見る 閉じる

スポンサーリンク