オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング(予測及び通信機構)
スポンサーリンク
概要
- 論文の詳細を見る
オンチップルータはチップ内の通信インフラであるためスタンバイ時であっても完全に停止させることは難しく,省電力対策が進んでいるプロセッサコアと比べるとスタンバイ電力が大きい.そのため,Network-on-Chip (NoC)の動作に支障の無い範囲内で,ルータの入力バッファを走行時にパワーゲーティングする手法がNoCの省電力化のために有効であると考えられる.そこで,本論文では仮想チャネル単位で入力バッファをパワーゲーティングする.仮想チャネル0番(VC0)のみ常に活性化させておき,どのパケットも最初VC0を用いて転送を開始,経路上で他パケットと衝突する度に仮想チャネル番号を1つずつインクリメントしていく.低負荷時はVC0のみアクティブであるが,負荷が高くなるにしたがいパケット同士が衝突する機会が増えるので,残りの仮想チャネルが徐々に活性化される.実トラフィックを用いたシミュレーションの結果,提案手法によってピークスループット時においても473%〜64.1%のリーク電力を削減でき,小さなスタンバイ電力で高いピーク性能を実現できることが分かった.
- 一般社団法人情報処理学会の論文
- 2007-11-21
著者
-
鯉渕 道紘
国立情報学研究所
-
天野 英晴
慶應義塾大学大学院理工学研究科
-
松谷 宏紀
東京大学大学院情報理工学系研究科
-
天野 英晴
慶應義塾大学
-
松谷 宏紀
慶應義塾大学理工学部
-
松谷 宏紀
慶應義塾大学:(現)東京大学大学院情報理工学系研究科
-
天野 英晴
慶應義塾大学理工学部
-
王 代涵
慶應義塾大学大学院理工学研究科
-
松谷 宏紀
慶應義塾大学
関連論文
- ClearSpeed製SIMD型マルチコアプロセッサにおける並列アプリケーション実行時間予測手法の検討(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- ClearSpeed製SIMDプロセッサの通信性能評価(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- インターネットの帯域オンデマンドサービスにおけるスケジューリングアルゴリズム(ネットワーク技術,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- サービス指向ルータにおける高速なデータ書き込み機構の提案(ネットワーク技術,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- Network-on-Chipにおけるエラー検出・訂正方式に関する研究(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- マルチパスイーサネットにおけるOn/Offリンクアクティベーション法の評価(ネットワーク,クラウド及び一般)
- リッチなユーザサービスを提供するセマンティックルータにおける正規表現プロセッサの提案(オーバーレイネットワーク,VPN,DDoS,ネットワークセキュリティ,P2P通信,ネットワークソフトウェア,一般)
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)