チップ内ネットワークにおけるトポロジに対する考察(性能評価環境と応用)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)

概要

論文の詳細を見る
集積技術の向上によりSystem on a Chip (SOC)に搭載できるIPコア数が増大しており,従来利用されてきたオンチップバスでは通信部分がボトルネックとなってきている.そのため,チップ内でスイッチベースのネットワークを利用するNetwork on a Chip (NOC)が提案されている.本稿では.NoCで利用されているトポロジであるMesh, Torus, H-Tree, Fat Tree,またTorusとTreeを内包するトポロジであるFat H-Treeに対し,SoCのターゲットであるストリーム処理の通信部分の性能評価を行なった.評価対象のアプリケーションは,JPEGコーデック,SISOビタビ復号器を用いた.実行結果はJPEGコーデックではどのトポロジでもほぼ同等となったが,SISOビタビ復号器では,Fat H-Treeが,H-Treeに対し,約20%, Mesh, Torus, Fat Treeに対し,約6%高い性能を示した.その結果,アプリケーションに適したトポロジを用いることで,少ないスイッチ数でトーラスと同等の性能を得るられることが示せた.
一般社団法人情報処理学会の論文
2004-12-01