ボリュームグラフィクスを支える要素技術

スポンサーリンク

概要

• 論文の詳細を見る
• 日本計算工学会の論文
• 2005-01-31

著者

• 富田 眞治

  京都大学工学部情報工学科

関連論文

• インタラクティブ・スーパーコンピューティング環境の実現に向けて
• 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
• 操作の連続性を考慮した手術シミュレータの高速化手法(HPC-8 : アプリケーションII)
• インタラクティブシミュレーションにおける遠隔操作フレームワークの実装(HPC-6 : 開発・実行環境)
• パス情報を用いた分岐フィルタ機構(プロセッサアーキテクチャ)
• スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
• 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
• 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
• 並列事前実行における再利用バッファの高速化(一般セッションC 設計と実装)
• 不規則問題に対する並列化コンパイル手法
• 並列化コンパイラTINPARにおけるスカラ変数処理
• 不規則アクセスを伴うループの並列化コンパイル技法 : Inspector/Executorアルゴリズムの高速化
• 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
• 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
• 小容量RAMを用いたオペランド・バイパスの複雑さの低減手法(プロセッサアーキテクチャ)
• グローバル分岐履歴を用いたスラック予測器(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• 汎用グラフィクスカードを用いた並列ボリュームレンダリングシステム(並列処理応用)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
• 静的解析による並列論理型言語KL1のメッセージ通信最適化
• 並列論理型言語処理系KLICにおける通信の高速化
• 並列論理型言語KL1の最適化手法
• 並列論理型言語KL1の最適化手法
• 参照の空間局所性を最大化するボリューム・レンダリング・アルゴリズムの改良(並列処理応用)
• フロントエンド実行によるプリロードの提案(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• フロントエンド実行(マルチスレッド実行とプロセッサアーキテクチャ)
• 計算機アーキテクチャの昨日、今日、明日
• HPCへの期待 : アーキテクチャの立場から
• 並列計算機の現状と将来
• Pascalマシンとチューニングによる高速化
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
• 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ(Inventive and Creative Architecture特別セッションII)
• ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 動的負荷分散機能を備えたセル投影型並列ボリュームレンダリングシステムの実装
• 汎用GPUを用いた大規模可視化クラスタの構築
• 並列ボリュームレンダリングにおける投機的描画に関する考察(ARC-8: 応用システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
• 汎用グラフィクスカード上での簡易シミュレーションと可視化(CPSY-6 並列分散プラットホーム)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
• 汎用CAMを用いた区間再利用プロセッサシミュレータの高速化(CPSY-3 性能評価)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
• 2次キャッシュを用いた再利用および並列事前実行機構における高速化手法(高速化手法)
• 並列事前実行機構における主記憶値テストの高速化(プロセッサアーキテクチャ)
• ボリュームグラフィクスを支える要素技術

もっと見る 閉じる

スポンサーリンク