Formation of ultrathin SiNx∕Si interface control double layer on (001) and (111) GaAs surfaces for ex situ deposition of high-k dielectrics
スポンサーリンク
概要
- 論文の詳細を見る
In order to realize pinning-free high-k dielectric metal-insulator-semiconductor (MIS) gate stack on (001) and (111)B oriented GaAs surfaces using the Si interface control layer (Si ICL) concept, formation of a SiNx/Si ICL double layer was investigated as a chemically stable structure on (001) and (111)B surfaces which allows ex situ deposition of HfO2 high-k dielectric films without losing the benefit of Si ICL. First, Si ICLs grown by molecular beam epitaxy (MBE) on (001) and (111)B GaAs surfaces with various initial surface reconstructions were investigated in detail by reflection high energy electron diffraction and x-ray photoelectron spectroscopy (XPS) investigations at each step of the interface formation. Large shifts of the surface Fermi level position toward unpinning were observed after Si ICL growth on appropriately formed Ga-stabilized surfaces. It was found that Si layers grow epitaxially with Si–Ga bonds at the Si/GaAs interface and Si–As termination on top, suggesting surfactant roles played by As atoms. Then, an ultrathin SiNx buffer film was formed on the Si ICL by its in situ partial nitridation in the MBE chamber. An XPS analysis of the resultant SiNx/Si ICL double layer formed on (001) and (111)B surface indicated that the structure is chemically stable against air exposure on both surfaces in the sense that it prevents the host GaAs surface from subcutaneous oxidation, although SiNx film itself partially turns into SiOxNy. Finally, high-k MIS capacitors were formed by ex situ deposition of HfO2 on the SiNx/Si ICL/GaAs structure after transferring the sample through air. The capacitance-voltage (C-V) analysis indicated that the MIS interface is completely pinning-free with a minimum interface state density in the range of low 1011 cm−2 eV−1. ©2007 American Vacuum Society
著者
-
赤澤 正道
北海道大学量子集積エレクトロニクス研究センター
-
Akazawa M
Hokkaido Univ. Sapporo Jpn
-
Akazawa Masamichi
Graduate School Of Engineering Hokkaido University
-
Akazawa Masamichi
Department Of Electrical Engineering Faculty Of Engineering And Research Center For Interface Quantu
-
Akazawa Masamichi
Department Of Electrical Engineering Hokkaido University
-
Akazawa Masamichi
Research Center For Interface Quantum Electronics And Department Of Electrical Engineering Hokkaido
-
赤澤 正道
北海道大学情報科学研究科量子集積エレクトロニクス研究センター
関連論文
- Hydrogen sensing characteristics and mechanism of Pd/AlGaN/GaN Schottky diodes subjected to oxygen gettering
- BDDデバイスによるアナログ論理回路
- 酸素プラズマ雰囲気中PLD法により堆積された炭素薄膜の評価
- C_7F_を用いたC:F膜の堆積とその評価 : ガス圧依存性および気体混合による効果
- Effects of Oxygen and Substrate Temperature on Properties of Amorphous Carbon Films Fabricated by Plasma-Assisted Pulsed Laser Deposition Method
- 金属薄膜による表面周期構造を利用したTHz波フィルタ(学生研究会/マイクロ波シミュレータ/一般)
- テラヘルツ領域用低損失コプレーナ導波路とそのEBGフィルタへの応用(学生研究会/マイクロ波シミュレータ/一般)
- 単電子回路によるボルツマンマシンデバイス
- GaAs(111)B基板上に形成されたAlGaAs/GaAs量子構造のSi界面制御層による表面不活性化(化合物半導体デバイスのプロセス技術)
- C-12-3 機能変更の可能な三次元セルラーニューラルネットワークLSI
- 機能変更の可能な三次元セルラーニューラルネットワーク回路
- C-12-33 νMOSを用いた三次元セルラーニューラルネットワーク回路
- ニューロンMOSを用いた3次元セルラーニューラルネットワーク回路の設計
- ニューロンMOSを用いた3次元セルラーニューラルネットワーク回路の設計
- ニューロンMOSを用いた3次元セルラーニューラルネットワーク回路の設計
- C-12-46 三次元セルラーニューラルネットワーク回路
- Precisely Controlled Anodic Etching for Processing of GaAs based Quantum Nanostructures and Devices
- X-ray Photoelectron Spectroscopy Study of Silicon Interlayer Based Surface Passivation for AlGaAs/GaAs Quantum Structures on (111) B Surfaces
- コプレーナ伝送線路を用いたサブテラヘルツ1次元周期構造の評価(テラヘルツ帯応用を開拓する材料・デバイス・システム技術)
- Arプラズマ雰囲気中でのレーザアブレーション炭素薄膜堆積
- レーザアブレーションプルーム(カーボン)の観測
- レーザアブレーション法による炭素薄膜の堆積
- PMOSFETのSiO_2-Si界面における燐のパイルアップモデル
- n-Si(001)上に形成した極薄絶縁膜/Si界面の超高真空対応非接触C-V法による評価
- n-Si(001)上に形成した極薄絶縁膜/Si界面の超高真空対応非接触C-V法による評価
- 単電子デバイスの準静的動作による断熱的スイッチング(半導体材料・デバイス)
- C-11-2 SOI表面に対する超高真空非接触C-V測定の適用
- QMESFETの提案と試作
- QMESFETの提案と試作
- C-11-8 SOIを用いた絶縁ゲート型MESFETの試作
- 単電子インバータ回路の設計と多値特性の導出
- C-8-2 多種の終端を持つBDDにもとづく磁束転送論理回路
- 量子ホップフィールドネットワークによる最適化問題の求解
- C-12-45 多値信号を利用したカラーペトリネットの回路化
- 量子ホップフィールドネットワークによる最適化問題の求解
- Fluorinated Carbon Films with Low Dielectric Constant Made from Novel Fluorocarbon Source Materials by RF Plasma Enhanced Chemical Vapor Deposition
- パルス幅変調にもとづく多値論理処理
- パルス幅変調による多値論理
- 決定グラフにもとづくνMOS多値論理回路
- Reappraisal of Si-Interlayer-Induced Change of Band Discontinuity as GaAs-AlAs Heterointerface Taking Account of Delta-Doping
- Formation of ultrathin SiNx∕Si interface control double layer on (001) and (111) GaAs surfaces for ex situ deposition of high-k dielectrics
- Control of GaAs and InGaAs Insulator-Semiconductor and Metal-Semiconductor Interfaces by Ultrathin Molecular Beam Epitaxy Si Layers
- GaAs and In_Ga_As MIS Structures Having an Ultrathin Pseudomorphic Interface Control Layer of Si Prepared by MBE : Surfaces, Interfaces and Films
- In_Ga_As MISFETs Having an Ultrathin MBE Si Interface Control Layer and Photo-CVD SiO_2 Insulator (SOLID STATE DEVICES AND MATERIALS 1)
- Multiple-Valued Inverter Using a Single-Electron-Tunneling Circuit (Special Issue on Integrated Electronics and New System Paradigms)
- Eliciting the Potential Functions of Single-Electron Circuits (Special Issue on New Concept Device and Novel Architecture LSIs)
- MBE growth and in situ XPS characterization of silicon interlayers on (111)B surfaces for passivation of GaAs quantum wire devices
- Contactless and Nondestructive Characterization of Silicon Surfaces by Capacitance-Voltage and Photoluminescence Methods
- 二分決定グラフにもとづく磁束転送論理回路 : 32ビット加算器の回路設計
- 単電子ボルツマンマシンのネットワーク動作
- 二分決定グラフ形の磁束転送論理回路
- 二分決定グラフ形の磁束転送論理回路
- 単電子回路による多数決論理デバイス
- 単電子回路による多数決論理デバイス
- 単電子回路による多数決論理デバイス
- 単電子回路による多数決論理デバイス
- High-k Al2O3 MOS structures with Si interface control layer formed on air-exposed GaAs and InGaAs wafers
- AlInN/GaN系ヘテロ構造の表面・界面評価 (電子デバイス)
- AlInN/GaN系ヘテロ構造の表面・界面評価(半導体プロセス・デバイス(表面,界面,信頼性),一般)