GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案(物理設計,システム設計及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
低電力アナログ回路設計においては、STIストレスによる電流ばらつきは無視できない。この論文では、プリアンプとラッチからなるコンパレータ回路におけるSTIストレスに関係するエネルギー・トレードオフ問題について述べる。STIストレスを考慮する場合、プリアンプの消費電力はMOSFETの拡散領域長の関数とみなすことができ、拡散長が長くなければ消費電力への影響は小さい。一方ラッチについては、プリアンプ出力の寄生容量、つまりMOSFET拡散長が小さいほど消費電力が小さい。このトレードオフ問題を扱うために、我々はGeometric Programmingに基づくコンパレータのエネルギーモデルを提案する。STI BSIMモデルを伴うHSPICEによる検証においては、STIストレスのエネルギーに対する影響は、低電力設計では重要になることを明らかにする。
- 2012-05-23
著者
-
楊 波
北九州市立大学国際環境工学部情報メディア工学科
-
中武 繁寿
北九州市立大学 大学院 国際環境工学研究科
-
中武 繁寿
北九州市立大学国際環境工学部情報メディア工学科
-
董 青
北九州市立大学大学院 国際環境工学研究科
-
董 青
北九州市立大学国際環境工学部
-
陳 功
北九州市立大学大学院国際環境工学研究科
-
張 宇
北九州市立大学大学院国際環境工学研究科
-
張 宇
北九州市立大学大学院国際環境研究科
-
楊 波
株式会社設計アルゴリズム研究所
-
陳 功
北九州市立大学大学院国際環境研究科
-
董 青
北九州市立大学国際環境工学部情報メディア工学科
-
中武 繁寿
北九州市立大学
-
張 宇
北九州市立大学大学院 国際環境研究科
-
陳 功
北九州市立大学大学院 国際環境研究科
関連論文
- 数理計画法に基づく大規模配置最適化枠組みの提案(レイアウト,信号処理,LSI,及び一般)
- クロストーク制約を考慮したシーケンス・ペアに基づくコンパクション手法の提案(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 等長配線制約を考慮したシーケンス・ペア法に基づくコンパクション手法(信号処理,LSI,及び一般)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般配置配線)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般配置配線)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法
- Flipにより自己変換するスタイナ木とそのVLSI最適配線への応用(電子システムの設計技術と設計自動化)
- 複数ネットの非交差配線における探索的最適化手法の提案
- 最適配線レイアウトの為のスタイナー木生成手法Elip
- 最適配線レイアウトの為のスタイナー木生成手法Flip
- 基板電位調整を伴うプログラマブルCMOSアナログ回路の提案(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価(物理設計,デザインガイア2009-VLSI設計の新しい大地-)
- MOSトランジスタ特性の距離/空間ばらつきにおけるレイアウト構造依存性の解析(物理設計,デザインガイア2009-VLSI設計の新しい大地-)
- レイアウト構造を意識したばらつきモデル化及びそのオペアンプ設計における検証(システムと信号処理及び一般)
- レイアウト構造を意識したばらつきモデル化及びそのオペアンプ設計における検証(システムと信号処理及び一般)
- CAS2010-7 レイアウト構造を意識したばらつきモデル化及びそのオペアンプ設計における検証(システムと信号処理及び一般)
- レイアウト構造を意識したばらつきモデル化及びそのオペアンプ設計における検証(システムと信号処理及び一般)
- クロストーク制約を考慮したシーケンス・ペアに基づくコンパクション手法の提案(低消費電力/耐ノイズ・ばらつき設計(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 等長配線制約を考慮したシーケンス・ペア法に基づくコンパクション手法(信号処理,LSI,及び一般)
- 等長配線制約を考慮したシーケンス・ペア法に基づくコンパクション手法(信号処理,LSI,及び一般)
- 規則バルク構造に基づくアナログマクロレイアウト生成手法(性能及び製造性考慮物理設計,システムオンシリコンを支える設計技術)
- トランジスタ・アレイ方式に基づくオペアンプのレイアウト設計およびその評価(物理設計,デザインガイア2009-VLSI設計の新しい大地)
- D/A変換回路を利用した電流源ばらつきモデリング手法(回路最適化技術,システム設計及び一般)
- MOSトランジスタの耐ばらつきチャンネル分割に関する考察(製造性考慮設計,システムオンシリコンを支える設計技術)
- MOSトランジスタ特性の距離/空間ばらつきにおけるレイアウト構造依存性の解析(物理設計,デザインガイア2009-VLSI設計の新しい大地)
- Zカット摂動を伴う規則性指向コンパクション手法の提案(物理設計,物理設計及び一般)
- 基本回路とレイアウト規則性のマッチングによる制約抽出を伴うアナログレイアウト再設計手法の提案(物理設計,物理設計及び一般)
- 数理計画法に基づく大規模配置最適化枠組みの提案(レイアウト,信号処理,LSI,及び一般)
- 数理計画法に基づく大規模配置最適化枠組みの提案(レイアウト,信号処理,LSI,及び一般)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-6 産官学連携によるアナログLSI設計環境の開発事例の紹介(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- MOSアナログモジュール生成手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ソフトモジュールを含むアナログフロアプラン手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- MOSアナログモジュール生成手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ソフトモジュールを含むアナログフロアプラン手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 基板電位調整を伴うプログラマブルCMOSアナログ回路の提案(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストークノイズとシールド効果を考慮したクロスポイント割り当ての高速解法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多層パラメトリックBSGによるコアセルの配置アルゴリズム
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- VISI回路の階層設計をサポートする階層化BSGフロアプラン
- 確率的探索手法に基づく凸多角形パッキング手法の提案
- 抽象データ構造による高密度3次元パッキング手法
- 複数ネットの非交差配線における探索的最適化手法の提案
- 複数ネットの非交差配線における探索的最適化手法の提案
- 最適配線レイアウトの為のスタイナー木生成手法Flip
- 凸型矩形を扱うMultiple-BSG配置手法の提案
- 構造化アナログレイアウト方式及び低電力設計向けトランジスタ・チャネル分割に関する解析(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- 構造化アナログレイアウト方式及び低電力設計向けトランジスタ・チャネル分割に関する解析(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- アナログ集積回路における容量の実現及び評価手法に関する一考察(物理設計,システムオンシリコンを支える設計技術)
- CMOSナノワットBGR回路のプロセス移行の制約再利用に関する考察(低電力設計,システムオンシリコンを支える設計技術)
- レイアウト依存効果を考慮したGPモデルによるCMOSオペアンプ回路合成手法(レイアウト設計,物理設計及び一般)
- A Comparator Energy Model Considering Shallow Trench Isolation by Geometric Programming (VLSI設計技術)
- AT-1-4 CAD開発者によるアナログLSI設計(AT-1.大学研究室における"実用"アナログCAD開発のすすめ,チュートリアルセッション,ソサイエティ企画)
- Routability-oriented Common-Centroid Capacitor Array Generation (ディペンダブルコンピューティング)
- GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案(物理設計,システム設計及び一般)
- レイアウト依存効果を考慮したパラメータ化セルによる性能駆動SRAMマクロ設計手法
- 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 配線可能性を保証したコモンセントロイド容量アレイ生成手法(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
- 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 配線可能性を保証したコモンセントロイド容量アレイ生成手法(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
- チャネル長分割を利用した遅延制御回路とその応用(タイミング設計,システムオンシリコンを支える設計技術)
- 階層構造制約を伴うアナログフラアプラン手法の提案
- チャネル分割によるプログラマブル遅延素子の特性検証
- トランジスタ・アレイ方式に基づくアナログレイアウトの高速プロトタイプ技術
- GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案
- リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)