A Comparator Energy Model Considering Shallow Trench Isolation by Geometric Programming (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-05-30

著者

• 楊 波

  北九州市立大学国際環境工学部情報メディア工学科

• 陳 功

  北九州市立大学大学院国際環境工学研究科

• 張 宇

  北九州市立大学大学院国際環境工学研究科

• 陳 功

  北九州市立大学大学院国際環境研究科

関連論文

• 数理計画法に基づく大規模配置最適化枠組みの提案(レイアウト,信号処理,LSI,及び一般)
• 規則バルク構造に基づくアナログマクロレイアウト生成手法(性能及び製造性考慮物理設計,システムオンシリコンを支える設計技術)
• D/A変換回路を利用した電流源ばらつきモデリング手法(回路最適化技術,システム設計及び一般)
• 数理計画法に基づく大規模配置最適化枠組みの提案(レイアウト,信号処理,LSI,及び一般)
• 数理計画法に基づく大規模配置最適化枠組みの提案(レイアウト,信号処理,LSI,及び一般)
• MOSアナログモジュール生成手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
• MOSアナログモジュール生成手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 構造化アナログレイアウト方式及び低電力設計向けトランジスタ・チャネル分割に関する解析(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
• 構造化アナログレイアウト方式及び低電力設計向けトランジスタ・チャネル分割に関する解析(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
• CMOSナノワットBGR回路のプロセス移行の制約再利用に関する考察(低電力設計,システムオンシリコンを支える設計技術)
• レイアウト依存効果を考慮したGPモデルによるCMOSオペアンプ回路合成手法(レイアウト設計,物理設計及び一般)
• A Comparator Energy Model Considering Shallow Trench Isolation by Geometric Programming (VLSI設計技術)
• Routability-oriented Common-Centroid Capacitor Array Generation (ディペンダブルコンピューティング)
• GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案(物理設計,システム設計及び一般)
• レイアウト依存効果を考慮したパラメータ化セルによる性能駆動SRAMマクロ設計手法
• 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 配線可能性を保証したコモンセントロイド容量アレイ生成手法(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
• 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 配線可能性を保証したコモンセントロイド容量アレイ生成手法(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
• チャネル分割によるプログラマブル遅延素子の特性検証
• GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案
• リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)

もっと見る 閉じる

スポンサーリンク