規則バルク構造に基づくアナログマクロレイアウト生成手法(性能及び製造性考慮物理設計,システムオンシリコンを支える設計技術)

スポンサーリンク

概要

論文の詳細を見る
本稿では、アナログ回路において、規則的なバルク構造に基づくレイアウト生成手法を提案する。回路図上のトランジスタを単位トランジスタ・アレイ(TA)構造へ埋め込むために、トランジスタのチャネル幅(W)分割、チャネル長(L)分割、もしくはその両分割を行う。現在の回路設計においてはL分割に関する理論的な裏付けがないので、我々はトランジスタの様々なL分割と特性の関係を調べることを意図したテストチップを開発した。テストチップの測定結果においては、L分割が実際の設計で利用可能であることを確認した。さらに本稿では、TAに基づくマクロレイアウト生成アルゴリズムを提案している。典型的なCMOSオペアンプ回路を題材して、人手によるカスタム設計とTA自動設計の結果を比較した。TA自動生成は、レイアウトサイズがカスタム設計に比べて大きくなってしまったが、人手設計に比べてはるかに高速にマクロ合成ができる。
2010-03-03

著者

関連論文

もっと見る

スポンサーリンク