ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装
スポンサーリンク
概要
- 論文の詳細を見る
組込みシステム向けマルチコアアーキテクチャでは,アプリケーションに合わせて大きさや機能及び速度の異なるプロセッサ,メモリ,及び各種 I/O を接続したヘテロジニアスな構成が有効である.とりわけ,組込みシステムの特色でもある各種 I/O 処理を低遅延かつ高スループットで実現できるマルチコアプロセッサ向け I/O 制御機構の実現が望まれる.そこで本研究ではマルチコアプロセッサにおいて I/O 処理専用のコアを持つヘテロジニアスなマルチコアプロセッサを想定し,そのコアに I/O 制御機構を設計,実装することで効率的な I/O 処理を実現する.設計した I/O 制御機構はハードウェアによる I/O リクエストの管理と I/O デバイスとの通信を可能とし,ソフトウェアでの I/O 制御をした場合と比べ,低遅延かつ高スループットな I/O 操作を実現した.
- 2012-02-24
著者
-
水頭 一壽
慶應義塾大学大学院理工学研究科
-
松谷 宏紀
慶應義塾大学理工学部
-
水頭 一壽
慶應義塾大学大学院理工学研究科開放環境科学専攻
-
山崎 信行
慶應義塾大学
-
水頭 一寿
慶應義塾大学大学院理工学研究科開放環境科学専攻
-
松谷 宏紀
慶應義塾大学:(現)東京大学大学院情報理工学系研究科
-
松谷 宏紀
東京大学
-
山崎 信行
慶應義塾大学理工学部
-
川口 雄輝
慶應義塾大学理工学部
-
水頭 一壽
慶應義塾大学
-
松谷 宏紀
慶應義塾大学
関連論文
- 高精度なロボット制御のための時間管理機構の設計と実装(OS・ミドルウェア,組込技術とネットワークに関するワークショップETNET2008)
- 高精度なロボット制御のための時間管理機構の設計と実装(OS・ミドルウェア,組込技術とネットワークに関するワークショップETNET2008)
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
- Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
- リアルタイムシステム向けオンチップネットワークスイッチの設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- Responsive Multithreaded Processorにおけるスレッドスケジューリング機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- データ並列性を抽出するプリフェッチ機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 動的再構成可能プロセッサを用いたIPsec向け暗号処理アクセラレータの設計と実装(コンピュータシステム)
- 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- エラー検出・再送機能を備えた低消費電力オンチップルータの設計
- 誘導結合による3次元積層チップおよび転送技術の提案
- 組み込み機器向けMobile IPv6プロファイル(無線・モバイルネットワーク)
- 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- 高精度なロボット制御のための時間管理機構の設計と実装(OS・ミドルウェア,組込技術とネットワークに関するワークショップETNET2008)
- 高精度なロボット制御のための時間管理機構の設計と実装(OS・ミドルウェア,組込技術とネットワークに関するワークショップETNET2008)
- ワイヤレス3-D NoCのための通信プロトコルの検討
- CMPにおけるオンチップルータの細粒度パワーゲーティングの評価
- 単フリット・単サイクルルータを用いたNoC向け非最短完全適応型ルーティング
- NoCのための多電源可変パイプラインルータ
- 1-flitパケット構造を利用した非最短型完全適応ルーティング(バス・配線アーキテクチャ,FPGA応用及び一般)
- パイプラインステージ統合による省電力・可変パイプラインルータに関する研究
- 低遅延オンチップネットワークのための予測ルータの評価
- メニーコアにおけるタスクの移動を支援するOn-Chip Micro Mobilityプロトコルの設計
- メニーコアにおけるタスクの移動を支援するOn-Chip Micro Mobilityプロトコルの設計
- マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- ツリー型オンチップネットワークにおける適応的アクティベーション制御
- 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究
- チャネルの動的On/Off制御のための先読みルータアーキテクチャ(ARC-8:低消費電力制御,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- Fat H-Tree:チップ内ネットワーク向けの低コストなトポロジ(平成19年度論文賞の受賞論文紹介)
- チップ内ネットワーク向け軽量な耐故障機構(ネットワークとシミュレーション技術,コンピュータシステムのインタコネクト技術及び一般)
- オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング(予測及び通信機構)
- Network-on-ChipにおけるFat H-Treeトポロジに関する研究(ネットワーク)
- Look-Aheadルーティングを用いたオンチップルータの動的パワーシャットダウン(ARC-8 : 通信,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 3次元IC向けFat TreeベースNetwork-on-Chips(マルチコア)
- 3次元IC向けFat TreeベースNetwork-on-Chips(マルチコア)
- 3次元IC向け Fat Tree ベース Network-on-Chips
- マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
- マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
- マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
- マルチキャストコンフィギュレーションのスケジューリングアルゴリズム(FPGAとその応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRAの実装(FPGAとその応用及び一般)
- ストリームアプリケーションを用いたマルチコアDRPの性能評価(リコンフィギャラブルアーキテクチャI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- オンチップトーラス網における仮想チャネルフリールーティング(ネットワーク)
- チップ内ネットワークにおけるFat H-Treeトポロジの性能評価(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- オンチップトーラス網における仮想チャネルフリーなマッピング手法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- オンチップトーラス網における仮想チャネルフリーなマッピング手法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討(リコンフィギャラブルシステム,一般)
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法(マイクロアーキテクチャ)
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法(回路およびチップ構成法, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法
- チップ内ネットワークにおけるトポロジに対する考察(性能評価環境と応用)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 低コスト低消費電力なネットワークオンチップ・アーキテクチャに関する研究(研究会推薦博士論文速報)
- リアルタイムシステム向けオンチップネットワークスイッチの設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- Responsive Multithreaded Processorにおけるスレッドスケジューリング機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- リアルタイムシステム向けオンチップネットワークスイッチの設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- Responsive Multithreaded Processorにおけるスレッドスケジューリング機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- データ並列性を抽出するプリフェッチ機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- リアルタイムシステム向けオンチップネットワークスイッチの設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- Responsive Multithreaded Processorにおけるスレッドスケジューリング機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- データ並列性を抽出するプリフェッチ機構の設計と実装(アーキテクチャ,組込技術とネットワークに関するワークショップETNET2009)
- メニーコアにおけるタスクの移動を支援する On-Chip Micro Mobility プロトコルの設計
- Responsive Linkをベースにした高信頼なリアルタイム通信機構の設計と評価
- Responsive Linkをベースにした高信頼なリアルタイム通信機構の設計と評価
- Responsive Linkをベースにした高信頼なリアルタイム通信機構の設計と評価
- Responsive Linkをベースにした高信頼なリアルタイム通信機構の設計と評価
- マルチスレッドプロセッサ向け組込みJava VMの実装
- Responsive Linkを用いた分散リアルタイムシステムにおけるルーティング手法
- マルチスレッドプロセッサ向け組込みJava VMの実装
- Responsive Linkを用いた分散リアルタイムシステムにおけるルーティング手法
- ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装
- ヘテロジニアスなマルチコアプロセッサ向け分散TLB機構の設計と実装
- ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装
- ヘテロジニアスなマルチコアプロセッサ向け分散TLB機構の設計と実装
- チップ間ワイヤレス接続を利用した三次元積層アーキテクチャの研究(半導体回路,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- マルチスレッドプロセッサ向け組込みJava VMの実装 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- マルチスレッドプロセッサ向け組込みJava VMの実装 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- Responsive Linkを用いた分散リアルタイムシステムにおけるルーティング手法 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- Responsive Linkを用いた分散リアルタイムシステムにおけるルーティング手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- 優先度逆転問題を軽減する優先度付きオンチップネットワークルータ(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)
- トラフィック解析によるオンチップルータのバンド幅制御(ネットワーク応用,FPGA応用及び一般)
- 多電源可変パイプラインルータにおける電源ドメインサイズの解析(ネットワーク応用,FPGA応用及び一般)
- トラフィック解析によるオンチップルータのバンド幅制御(ネットワーク応用,FPGA応用及び一般)
- 多電源可変パイプラインルータにおける電源ドメインサイズの解析(ネットワーク応用,FPGA応用及び一般)
- トラフィック解析によるオンチップルータのバンド幅制御(ネットワーク応用,FPGA応用及び一般)
- 多電源可変パイプラインルータにおける電源ドメインサイズの解析(ネットワーク応用,FPGA応用及び一般)
- ITRON仕様OSのマルチスレッドプロセッサ拡張(再構成処理とリアルタイム処理,FPGA応用及び一般)
- ITRON仕様OSのマルチスレッドプロセッサ拡張(再構成処理とリアルタイム処理,FPGA応用及び一般)
- ITRON仕様OSのマルチスレッドプロセッサ拡張(再構成処理とリアルタイム処理,FPGA応用及び一般)
- 光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網
- 光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網
- 多電源可変パイプラインルータにおける電源ドメインサイズの解析
- 多電源可変パイプラインルータにおける電源ドメインサイズの解析
- 分散リアルタイムシステムにおける消費電力量を抑えるパケット転送手法(計算機システム, FPGA応用及び一般)