Power-Efficient LDPC Decoder Architecture Based on Accelerated Message-Passing Schedule(VLSI Architecture,<Special Section>VLSI Design and CAD Algorithms)

スポンサーリンク

概要

著者

関連論文

もっと見る

スポンサーリンク