動作機能図入力システム環境でのテスト容易化
スポンサーリンク
概要
- 論文の詳細を見る
動作機能図入力システムBchartは、グラフィック環境で機能設計データの入力、修正、検証、HDLの生成を行なうシステムである。Bchartを用いると対話型シミュレータにより効率よくデバッグが行なえ、論理合成可能なHDLが自動的に出力できる。本報告では、Bchartにテスタビリティ解析、データパスへのパーシャルスキャン挿入、ステートマシンへのテストモードエッジ挿入、自動テスト生成のための自動知識獲得の各機能を追加し、論理合成および論理合成後のゲートレベルでの自動テスト生成が容易に行なえるHDLを出力する方法について紹介する。動作機能図入力システムにテスト容易化機能を加えることにより、テスト設計の知識が少ない設計者でも機能確認と同時にテスト容易性の確認ができるようになる。
- 社団法人電子情報通信学会の論文
- 1994-03-10
著者
-
高井 裕司
松下電器産業株式会社 半導体研究センター
-
村岡 道明
松下電器産業株式会社 半導体研究センター
-
松本 道弘
松下電器産業株式会社 半導体研究センター
-
細川 利典
松下電器産業株式会社半導体開発本部
-
本原 章
松下電器産業(株)
-
村岡 道明
半導体理工学研究センター
-
本原 章
松下電器産業株式会社 半導体研究センター
-
細川 利典
日本大学生産工学部数理情報工学科半導体理工学研究センター
関連論文
- パネル討論 : システムオンシリコン時代に向けてどんなCADを作るべきか?
- パネル討論 : システムオンシリコン時代に向けてどんなCADを作るべきか?
- RTレベルパーシャルスキャン設計システム : REPS
- 時間展開モデルを用いた無閉路順序回路の動的テスト系列圧縮方法の解析(電子システムの設計技術と設計自動化)
- 共分散行列を用いたステートマシンの状態探索手法
- 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法 (テストと設計検証論文特集)
- アーキテクチャ性能評価のための動作記述の検討
- Full Top Down Design for Testability Using Multi-Level Partial Scan Design
- 動作機能図入力システム環境でのテスト容易化
- パーシャルスキャン設計による平衡再収斂構造のテスタビリティ評価 (電子システムの設計技術と設計自動化)
- 時間展開モデルを用いた無閉鎖順序回路のテスト系列圧縮について
- 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮について
- 時間展開モデルを用いた無閉鎖順序回路のテスト系列圧縮について
- 高速Mic-Cutアルゴリズムを用いたRTレベル回路分割手法
- 高速Min-Cutアルゴリズムを用いたRTレベル回路分割手法
- ソフトマクロ生成を用いた信号処理データパス設計手法
- 論理関数処理に基づく順序回路のテスト生成法
- SoCのテスト実行時間最短化を目標としたコアのDFT選択手法(VLSI設計とテスト)
- テスト容易化設計のためのRTL回路分割手法
- 組合せATPGに基づくRTレベル部分スキャン設計法