アーキテクチャ性能評価のための動作記述の検討

スポンサーリンク

概要

論文の詳細を見る
プロセッサ設計において、RTレベルより上流でのアーキテクチャの検証及び性能評価を行う試みはいくつか行われでいる。この際、用いられるアーキテクチャの動作記述には、次の点で課題があった。・動作記述の拡張性、流用性・下流設計環境との整合性そこで上記課題を解決するために、アーキテクチャレベルのモデルを明確化し、汎用的なハードウエア記述言語 (Verilog-HDL)を用いて、高速なシミュレーシヨンと性能評価を可能とする動作記述の規約化を行った。本稿では、Verilog-HDL によるアーキテクチャレベルでの動作記述 (アーキテクチャ動作記述) 及びそのモデルを提案し、これを用いた設計フローと通信用プロセッサでの評価結果を報告する。
一般社団法人情報処理学会の論文
1997-03-12

著者

関連論文

もっと見る

スポンサーリンク