クロストークによる遅延変動を考慮した論理シミュレーション(物理設計,デザインガイア2009-VLSI設計の新しい大地-)
スポンサーリンク
概要
- 論文の詳細を見る
本研究では,微細化に伴い問題となっているクロストークにより変動した遅延時間を動的に解析し,論理シミュレーションにバックアノテーションすることにより,タイミングエラー箇所の検出を可能とする手法を提案する.本手法に乗算器とCPUに適用し評価したところ,隣接配線箇所のうち実際にクロストークが生じるのは4割以下であるが,タイミングエラーを生じさせるクロストーク箇所は1割以下であることが判明した.本手法を適用すると従来に比較して配線修正箇所がきわめて少なくなり,高性能回路の性能を最大限に引き出すことが可能であると考えられる.
- 社団法人電子情報通信学会の論文
- 2009-11-25
著者
-
村岡 道明
高知大学大学院総合人間自然科学研究科(情報科学分野)
-
小林 政幸
高知大学大学院総合人間自然科学研究科(情報科学分野)
-
仙頭 航
高知大学理学部数理情報科学科情報科学コース
-
豊永 昌彦
高知大学大学院総合人間自然科学研究科(情報科学分野)
-
豊永 昌彦
高知大学大学院理学研究科
-
豊永 昌彦
高知大学大学院 理学研究科
関連論文
- ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価 (リコンフィギャラブルシステム)
- ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価 (コンピュータシステム)
- ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価(開発環境,FPGA応用及び一般)
- ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価(開発環境,FPGA応用及び一般)
- ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価(開発環境,FPGA応用及び一般)
- 論理回路レべルにおけるクロストークによる遅延変動の推定方法(ディペンダブル設計,FPGA応用及び一般)
- 論理回路レベルにおけるクロストークによる遅延変動の推定方法(ディペンダブル設計,FPGA応用及び一般)
- 論理回路レベルにおけるクロストークによる遅延変動の推定方法(ディペンダブル設計,FPGA応用及び一般)
- アーキテクチャ性能評価のための動作記述の検討
- クロストークによる遅延変動を考慮した論理シミュレーション(物理設計,デザインガイア2009-VLSI設計の新しい大地)
- クロストークによる遅延変動を考慮した論理シミュレーション(物理設計,デザインガイア2009-VLSI設計の新しい大地-)
- ソフトマクロ生成を用いた信号処理データパス設計手法
- タイミングを考慮したハードウェア/ソフトウェア分割手法の評価(システム設計,デザインガイア2009-VLSI設計の新しい大地)
- タイミングを考慮したハードウェア/ソフトウェア分割手法の評価(システム設計,デザインガイア2009-VLSI設計の新しい大地-)
- ソフトウェア並列化を考慮したハードウェア/ソフトウェア分割手法の評価
- 配線層数の最小化を目指す多層再配線手法(システムLSI設計及び一般)
- 冷却過程のばらつきを利用したシミュレーテドアニーリング法による配置手法(システムLSI設計及び一般)
- 冷却過程のばらつきを利用したシミュレーテドアニーリング法による配置手法(システムLSI設計及び一般)
- 配線層数の最小化を目指す多層再配線手法(システムLSI設計及び一般)