ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
スポンサーリンク
概要
- 論文の詳細を見る
現在開発中である動的再構成可能なMPEGプロセッサの構成と,再構成演算要素である機能ブロックの設計結果について報告する.パイプライン処理回路を動的に形成するための構成として,ブロックアーキテクチャを提案した.機能ブロックについて, Xilinx社のFPGAであるXCV-2000Eをターゲットとして設計を行なった.
- 社団法人電子情報通信学会の論文
- 2003-02-28
著者
-
大曽根 隆志
岡山県立大学
-
森下 賢幸
岡山県立大学 情報工学部
-
小椋 清孝
岡山県立大学 情報工学部
-
大曽根 隆志
富山県立大学工学部電子情報工学科
-
森下 賢幸
岡山県立大学情報工学部
-
大曽根 隆志
岡山県立大学情報工学部
-
小椋 清孝
岡山県立大学情報工学部
-
森下 賢幸
岡山県大 情報工
-
森下 賢幸
岡山県立大学
-
小椋 清孝
岡山県立大学
関連論文
- n-MOSFETの非対称性および配置方位依存性の解析(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- n-MOSFETの非対称性および配置方位依存性の解析(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOSFETのチャネル幅方向の信頼性を分離して評価するためのテスト構造(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOSFETのチャネル幅方向の信頼性を分離して評価するためのテスト構造(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- LDD構造CMOSFETにおける(高ドープ/低ドープ)・ドレイン解析用テスト構造(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- LDD構造CMOSFETにおける(高ドープ/低ドープ)・ドレイン解析用テスト構造(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高精度CMOS定電圧回路の開発(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高精度CMOS定電圧回路の開発(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 半導体デバイス内の発光分布と発光解析用顕微鏡で観測した光強度分布の光伝搬経路シミュレーションを用いた比較
- シリコン・イオン注入したゲート酸化膜における界面準位測定法の比較
- シリコン・イオン注入したゲート酸化膜における界面準位測定法の比較
- 半導体デバイス内の反射と透過を考慮した光伝搬経路と光量強度分布解析
- 複素屈折率の媒質境界における入射・屈折角特性の分類
- 半導体デバイス内の光伝搬経路と光量強度分布の一解析法
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- ポーラスSiの2次元発光像の解析
- 大規模FPGAを用いた動的再構成可能な並列プロセッサの設計
- 1A-1 動的再構成型可変長復号回路の高性能化に関する研究(計算機アーキテクチャ,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
- C-031 特定用途向け動的再構成回路の演算器精度最適化に関する研究(ハードウェア・アーキテクチャ,一般論文)
- C-012 粗粒度動的再構成回路上へのCPU再構成面の実装(ハードウェア・アーキテクチャ,一般論文)
- D-18-3 動的再構成可能型MP3復号回路における再構成演算部の階層構造の決定(D-18.リコンフィギャラブルシステム,一般講演)
- C-005 特定用途向け再構成型回路生成ツールによるMP3復号回路の実装(C分野:アーキテクチャ・ハードウェア)
- D-18-2 特定用途向け再構成型回路生成ツールの開発(D-18. リコンフィギャラブルシステム, 情報・システム1)
- セルアレイ構造の逆量子化処理における性能評価
- C-12-5 動的再構成可能な汎用プロセッサ DRCAP2-SEAL の開発-C コンパイラ
- ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C-12-13 動的再構成可能なプロセッサを用いた3Dアクセレータの開発
- C-12-12 動的再構成可能なセルアレイ型MPEGプロセッサのアーキテクチャ
- C-12-32 再構成可能なプロセッサのニューラルネットワークへの応用
- C-12-31 FPGAを用いた再構成可能な演算器とメモリの試作
- 再構成可能な並列プロセッサの命令セット
- 再構成可能な並列プロセッサにおける条件分岐制御の設計
- 再構成可能な並列プロッセッサの構成要素の試作
- 再構成可能な並列プロセッサのアーキテクチャの一設計
- PCAニューロプロセッサの高速転送内部バスの構成
- 情報処理演習におけるペーパーレス化の試み
- アナログ回路方式によるニューラルネットワークのハードウェア化
- 情報処理演習・情報通信工学実験のための教育用計算機システムの構築と運用
- 半導体デバイス内の反射と屈折透過を考慮した光伝搬経路と光量強度分布
- 低温における不均一半導体デバイス解析のための輸送方程式の導出
- 高い(電子・正孔)移動度を有する高性能な統合化 CMOS デバイスの提案
- D-18-2 動的再構成回路DRoMPA2.0への時分割実行モードの実装(D-18.リコンフィギャラブルシステム,一般セッション)
- 半導体デバイス内で発生した光の伝搬経路と光量強度分布の一解析法
- D-18-3 DRCAP2用プロセッサシミュレータの開発(D-18.リコンフィギャラブルシステム,一般セッション)
- 動的再構成可能なセルア***ロセッサDRCAP2の開発
- 3-8 多数の比較器を用いた可変長復号回路の設計自動化(第3部門符号化・復号化)
- 3-4 符号出現確率に応じて復号構成が動的に変化する可変長復号回路(第3部門 メディア処理1)
- 14-6 動的再構成型可変長復号回路の効率利用を目的としたMPEG-2 DCT係数の可変長符号の分布解析(第14部門 コンピュータビジョン・符号化)
- C-010 動的再構成回路DRoMPA2.0の時分割実行モードを用いたアプリケーション実装評価(リコンフィギャラブルシステムと応用,C分野:ハードウェア・アーキテクチャ)