高い(電子・正孔)移動度を有する高性能な統合化 CMOS デバイスの提案
スポンサーリンク
概要
- 論文の詳細を見る
By using Synthesized Crystal Growth Technology which can simultaneously grow several kinds of semiconductor crystals on a single substrate, it is proposed that high-performance Synthesized-CMOS Devices with high electron & hole mobilities can realize both of ultra high speed operation and ultra low power dissipation. Assuming the supply voltage of 3.0V and operation temperature at 77K, it is estimated that CMOS devices fabricated by the combination of (p-GaAs/n-Ge) crystals may show the most high performance characteristics among many combinations of element and III-V compound semiconductors. From the circuit simulations of CMOS inverter chain, delay time (τ) and product of delay time and power dissipation (τP) may be improved by a factor of 15 and 14,respectively, in comparison with the conventional Si-type CMOS devices. Moreover, it is expected that the integration density of the Synthesized-CMOS Devices may become higher by about 10 times.
- 富山県立大学の論文
- 1991-03-30
著者
-
岩田 栄之
富山県立大学
-
大曽根 隆志
岡山県立大学
-
大曽根 隆志
富山県立大学工学部電子情報工学科
-
大曽根 隆志
岡山県立大学情報工学部
-
大曽根 隆志
工学部電子情報工学科
-
岩田 栄之
工学部電子情報工学科
関連論文
- n-MOSFETの非対称性および配置方位依存性の解析(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- n-MOSFETの非対称性および配置方位依存性の解析(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOSFETのチャネル幅方向の信頼性を分離して評価するためのテスト構造(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOSFETのチャネル幅方向の信頼性を分離して評価するためのテスト構造(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- LDD構造CMOSFETにおける(高ドープ/低ドープ)・ドレイン解析用テスト構造(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- LDD構造CMOSFETにおける(高ドープ/低ドープ)・ドレイン解析用テスト構造(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高精度CMOS定電圧回路の開発(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高精度CMOS定電圧回路の開発(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ナノスケールMOSFET対応の2次元量子力学的自己無撞着モデル
- 半導体デバイス内の発光分布と発光解析用顕微鏡で観測した光強度分布の光伝搬経路シミュレーションを用いた比較
- シリコン・イオン注入したゲート酸化膜における界面準位測定法の比較
- シリコン・イオン注入したゲート酸化膜における界面準位測定法の比較
- 半導体デバイス内の反射と透過を考慮した光伝搬経路と光量強度分布解析
- 複素屈折率の媒質境界における入射・屈折角特性の分類
- 半導体デバイス内の光伝搬経路と光量強度分布の一解析法
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- ポーラスSiの2次元発光像の解析
- D-18-3 動的再構成可能型MP3復号回路における再構成演算部の階層構造の決定(D-18.リコンフィギャラブルシステム,一般講演)
- C-005 特定用途向け再構成型回路生成ツールによるMP3復号回路の実装(C分野:アーキテクチャ・ハードウェア)
- D-18-2 特定用途向け再構成型回路生成ツールの開発(D-18. リコンフィギャラブルシステム, 情報・システム1)
- C-12-5 動的再構成可能な汎用プロセッサ DRCAP2-SEAL の開発-C コンパイラ
- ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 半導体デバイス内の反射と屈折透過を考慮した光伝搬経路と光量強度分布
- 低温における不均一半導体デバイス解析のための輸送方程式の導出
- 高い(電子・正孔)移動度を有する高性能な統合化 CMOS デバイスの提案
- 半導体デバイス内で発生した光の伝搬経路と光量強度分布の一解析法