半導体デバイス内の光伝搬経路と光量強度分布の一解析法
スポンサーリンク
概要
- 論文の詳細を見る
Outside observations of the image of photoemission arising from semiconductor devices, for example, hot-electron effects near depletion layer have been performed using photoemission microscopes. But the optical propagation mechanism inside the devices has not been sufficiently analysed. We have analysed the propagating path inside the devices and considered the relation between proper photoemission source and the image observed from outside of the devices. Optical beams emitted from a linear shape source, in which an intensity distribution of photoemission is a triangle, propagated and refracted at boundaries. By superposing point sources and extrapolating the optical path reaching outside the devices, we have made the microscope image of each focus plane corresponding to intensity distributions of photoemission inside devices, according to the following process. (1) Dividing the area of a two-dimensional device by straight line or arc line to finite elements. (2) Assuming refractive index for each element. (3) Following the optical path undertaking attenuation and refraction from a photoemission source point. (4) Extrapolating the optical path reaching outside of the device, to recognize the image of photoemission on each focus plane. (5) Repeating the steps (3)-(4) by changing the angle and position of photoemission.
- 日本シミュレーション学会の論文
- 1999-06-15
著者
-
松田 敏弘
富山県立大学
-
大曽根 隆志
岡山県立大学
-
亀田 悦正
富山工業高等専門学校電気工学科
-
大曽根 隆志
富山県立大学工学部電子情報工学科
-
亀田 悦正
富山工業高等専門学校
-
大曽根 隆志
富山県立大学
-
大曽根 隆志
岡山県立大学情報工学部
関連論文
- n-MOSFETの非対称性および配置方位依存性の解析(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- n-MOSFETの非対称性および配置方位依存性の解析(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOSFETのチャネル幅方向の信頼性を分離して評価するためのテスト構造(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOSFETのチャネル幅方向の信頼性を分離して評価するためのテスト構造(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- LDD構造CMOSFETにおける(高ドープ/低ドープ)・ドレイン解析用テスト構造(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- LDD構造CMOSFETにおける(高ドープ/低ドープ)・ドレイン解析用テスト構造(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高精度CMOS定電圧回路の開発(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高精度CMOS定電圧回路の開発(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ナノスケールMOSFET対応の2次元量子力学的自己無撞着モデル
- 半導体デバイス内の発光分布と発光解析用顕微鏡で観測した光強度分布の光伝搬経路シミュレーションを用いた比較
- シリコン・イオン注入したゲート酸化膜における界面準位測定法の比較
- シリコン・イオン注入したゲート酸化膜における界面準位測定法の比較
- 半導体デバイス内の反射と透過を考慮した光伝搬経路と光量強度分布解析
- 複素屈折率の媒質境界における入射・屈折角特性の分類
- 半導体デバイス内の光伝搬経路と光量強度分布の一解析法
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- 発光顕微鏡による0.1ミクロン以下の分解能でのMOS酸化膜欠陥位置の決定
- ポーラスSiの2次元発光像の解析
- 高専における専攻科を含むカリキュラムの充実策について
- 電気工学科+専攻科の教育課程に関する基礎調査 -電気系教育課程の階層性と系統性及び関連性ー
- コッククロフト・ウオルトン回路における非線形状態方程式の漸化式表示
- 独創性育成教育の一試行 : 指導のあり方について
- D-18-3 動的再構成可能型MP3復号回路における再構成演算部の階層構造の決定(D-18.リコンフィギャラブルシステム,一般講演)
- C-005 特定用途向け再構成型回路生成ツールによるMP3復号回路の実装(C分野:アーキテクチャ・ハードウェア)
- D-18-2 特定用途向け再構成型回路生成ツールの開発(D-18. リコンフィギャラブルシステム, 情報・システム1)
- C-12-5 動的再構成可能な汎用プロセッサ DRCAP2-SEAL の開発-C コンパイラ
- ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- N型ゲルマニウム単結晶における電気伝導度テンソルの応力効果異方性解析
- 高温における半導体の比抵抗
- 二相サーボモータの制動係数について
- 疎結合トランスを含むE級動作スイッチング回路の状態方程式
- E級動作スイッチング回路について
- 直流電源の特性改善(2) : DC-DCコンバータの2次側オン時間制御方式
- 半導体デバイス内の反射と屈折透過を考慮した光伝搬経路と光量強度分布
- Rotating Sector Camera Method in Electron Diffraction
- Ni格子の回折強度 : 擬Unit cell,8,27,64,125,1000,8000 個の unit cells
- 低温における不均一半導体デバイス解析のための輸送方程式の導出
- 高い(電子・正孔)移動度を有する高性能な統合化 CMOS デバイスの提案
- 磁気飽和を考慮した軸対称静磁界有限要素法解析
- Frequency Spectra of Pulselike Damped Oscillation
- Thyristor Circuit for Pulselike Damped Oscillations
- On Transitional Diffusion of Alternating Magnetic Field into Electric Conductor
- 高専における専攻科を含むカリキュラムの充実策について
- 有限な形状をもつ半導体試料の伝導度補正係数について
- 半導体デバイス内で発生した光の伝搬経路と光量強度分布の一解析法
- 電気系エンジニアを目指す学習の設計と手引
- 磁気飽和を考慮した軸対称静磁界有限要素法解析
- バスケットボール競技のための電光掲示時計板の製作について
- 異方性3次元導体内電位の有限要素法解析
- 異方性2次元導体内電位の有限要素法解析
- 圧電振動子の定数決定について
- 高電圧3相配電線下の電位分布について