非線形計画法に基づく並列タイミングドリブンスタンダードセル配置手法
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,VLSIチップのレイアウト設計において,与えられたタイミング制約を考慮し,マルチプロセッサワークステーション上で動作する並列スタンダードセル配置手法を提案する.並列処理の導入により大規模な回路に対しても実用的な計算時間でタイミング制約を満たす配置を求めることができる.提案配置手法は,まずタイミング制約を考慮した階層的回路分割に基づく高速な手法で初期配置を行い,次に非線形計画法に基づく手法で配置を改良する.最後に,タイミングを考慮した列割り当て手法でセルを列状に配置する.提案手法を4CPUマルチプロセッサワークステーション上に実現し実験を行った結果,提案手法の有効性を確認した.
- 一般社団法人情報処理学会の論文
- 1995-12-14
著者
関連論文
- マルチレートフィルタと帯域制限補間を用いたウェーブレット変換による楽音モーフィング
- マルチレートフィルタを用いたウェーブレット変換による感性情報処理 : 民族音楽と生理指標解析のための一手法
- 2H-10 データ駆動型ノイマンマシン(DDNM)の構築 : 各プログラムモジュールのクリティカルパスでの処理速度を目指して
- 2H-9 データ駆動型ノイマンマシン(DDNM)におけるスケジューリング : SPECint95ベンチマークテストの試み
- システムのインテリジェント化を支えるディジタル設計教育(新しい知能化へ向けたLSIシステム技術)
- ウェーヴレット変換を用いた心拍データの解析 : 音楽鑑賞によるリラクセーションを求めて
- ノイマン型コンピュータのデータ駆動型マシン技術を用いた高速化 : モジュールフェッチを前提とするループ・アンローリングのハードウエアによる実現
- ウェーヴレット変換のためのスケーラブルなデータ駆動型マシンの一構成法
- 完全なインターロックを行なうパイプラインCISC/RISCの設計教育 : マイクロコンピュータ設計教育環境City-1の2年目
- 完全なインターロックを行なうパイプラインCISC/RISCの設計教育 : マイクロコンピュータ設計教育環境City-1の2年目
- マイクロコンピュータ設計教育環境City-1 : FPGAコンピュータの自由な設計と製作
- マルチプロセッサ用スケジュール支援ハードウェアの提案とシミュレーション評価
- 信号経路に対するタイミング制約を考慮した回路分割手法
- タイミング制約を考慮した分割手法
- ビア数最小化とクロストークを陽に考慮したMCM配線手法
- ビア数最小化とクロストークを陽に考慮したMCM配線手法
- クロストークを考慮したMCM多層配線手法
- 大規模論理回路分割に関する一手法
- 大規模論理回路分割に関する一手法
- セル上配線ネットの選択を同時に行うスタンダードセル方式概略配線アルゴリズム
- タイミング制約を考慮したスタンダードセル概略配線手法
- タイミング制約を考慮したスタンダードセル概略配線手法
- タイミング制約を考慮したスタンダードセル概略配線の一手法
- スタンダードセルレイアウト設計におけるフィードスルー割り当ての一手法
- システムオンシリコン時代を支えるCAD技術(新しい知能化へ向けたLSIシステム技術)
- ネットワークの形状と通信遅延モデルを任意に設定可能な分散アルゴリズムシミュレータ
- 固有の識別子をもたない分散システムにおける耐故障リーダ選挙アルゴリズム
- グラフの最小コストk分割問題に関する一解法
- PA-2-8 VLSIチップ設計とCADツール
- マルチチップモジュールに対するシステム分割の一手法
- LSI設計の配線におけるグラフの分割(計算機科学の基礎理論)
- 正規集合を受理するパターン・マッチング・マシン(計算機構に関する数学的基礎理論とその応用)
- 交差手法の適応的選択機能を組み込んだ遺伝的アルゴリズムのLSIチップによる実現
- 遺伝的アルゴリズムにおける個体のエリート度に基づく遺伝オペレータとGAパラメータの適応的調整
- 遺伝的アルゴリズムにおける交差手法の適応的選択の一手法
- 適応的交差選択手法を組み込んだ遺伝的アルゴリズムのLSIチップによる実現とその評価
- 個体の優劣度に基づいて適応的にパラメータを調整する遺伝的アルゴリズム
- 遺伝的アルゴリズムにおける個体の優劣度に基づく適応的パラメータ値設定手法
- パラメータの適応的調整を伴う遺伝的アルゴリズムのハードウェア化
- 遺伝的アルゴリズムに対するメタヒューリスティクスに基づくパラメータ値設定手法
- 再配置可能バス付き2次元アレイ上における最近点探索アルゴリズム
- タイミング制約を伴う概略配線問題に対するバッファ挿入と配線幅の選択を許したスタイナ木構成手法
- タイミング制約を考慮した概略配線手法
- BDDサイズを考慮した回路分割に基づく形式的論理検証手法
- BDDサイズを考慮した回路分割に基づく形式的論理検証手法
- 回路分割に基づく組み合わせ回路の形式的検証の一手法
- リアルタイムデータベースシステムにおけるトランザクションの最適スケジューリング
- スタンダードセルレイアウト設計におけるセル配置改良をともなうタイミングドリブン端子割当てアルゴリズム (電子システムの設計技術と設計自動化)
- スタンダードセルレイアウト設計における最適ピン割当て
- ATMネットワークにおける複数のQoSクラスを考慮したVPトポロジ設計と帯域幅割当て手法
- 層割当てに基づくタイミングとクロストークを考慮したMCM配線手法
- データパスレイアウトにおける機能ブロック配置の一手法
- データパスレイアウトのための分枝限定法に基づくフロアプランアルゴリズム
- 非線形計画法に基づく並列タイミングドリブンスタンダードセル配置手法
- 非線形計画法に基づく並列タイミングドリブンスタンダードセル配置手法
- 動的ネットワークにおける経路更新問題を解く分散アルゴリズム
- ネットワーク下位プロトコルを考慮した分散アルゴリズムシミュレータ
- 動的ネットワークにおける最短経路木更新問題を解く分散アルゴリズム
- タイミング制約を考慮した非線形計画に基づくスタンダードセル配置手法
- タイミング制約とレジスタ配置を陽に考慮したセル配置手法
- VLSIによる実現に適したグラフ2分割並列アルゴリズム
- グラフを2分割するハードウェアアルゴリズム
- 節点集合の移動に基づく最小コストグラフ分割
- 節点集合の移動に基づくグラフ分割手法
- 最小生成木構成問題を解く自己安定分散アルゴリズム
- 複数行にわたるブロックを考慮したセル敷き詰め型ゲートアレイの配置手法
- 大規模回路の最小コスト分割のための分散遺伝的アルゴリズム
- 複数チャネルの配線を考慮したセルモデルに対する3層セル上チャネル配線手法
- セル上でのビアを許したセル上チャネル配線の一手法
- バッファ挿入を考慮した概略配線とフロアプランを同時に求めるフロアプランニング手法
- バッファ挿入を考慮した概略配線とフロアプランを同時に求めるフロアプランニング手法
- 適応的遺伝的アルゴリズムとシーケンスペアに基づくフロアプランニング手法
- 適応的遺伝的アルゴリズムとシーケンスペアに基づくフロアプランニング手法
- Pセンタ問題およびデータ変換に関連した問題の計算複雑さ (計算の複雑性に関する研究)
- 遺伝パラメータの適応的調整機能をもつ並列遺伝的アルゴリズム
- 遺伝的アルゴリズムの高速実行に適した命令セットを持つRISCプロセッサDLX-GA
- ハイパーグラフ分割のための動的クラスタリングに基づくヒューリスティックアルゴリズム
- ハイパーグラフ分割のための動的クラスタリングに基づくヒューリスティックアルゴリズム
- 動的クラスタリングに基づくハイパーグラフk分割手法
- ハイパーグラフk分割手法に基づくスタンダードセル配置手法
- ULSI多層配線に対するバッファ挿入と配線幅を考慮したタイミングドリブン階層概略配線手法
- ULSI多層配線に対するバッファ挿入と配線幅を考慮したタイミングドリブン階層概略配線手法
- 大規模回路に対するタイミングドリブン多層概略配線の一手法
- VLSIフロアプランニングにおける端子位置決定問題について
- MCM設計のためのパフォーマンスと物理的制約を考慮した回路分割手法
- 制約グラフに基づくフロアプラン設計の一手法
- グラフを〓分割する並列アルゴリズム
- 構造的モデルを用いた論理回路図の自動描画について
- 任意時刻の複数プロセス故障を考慮したコータリに基づく分散相互排除アルゴリズム
- ブロック間の相対位置制約の操作に基づくビルディングブロックフロアプラン設計手法
- 生態ピラミッドの概念を取り入れた遺伝的アルゴリズムの提案(アルゴリズムと計算量理論)
- 論理回路分割と線形計画法に基づく階層的スタンダードセル配置手法
- 任意時刻のプロセスの故障と復帰を考慮した分散相互排除アルゴリズム
- 複数プロセス故障を許した耐故障分散相互排除アルゴリズム(計算モデルと計算の複雑さに関する研究)
- An Optimal Sorting Algorithm for Presorted Sequences
- パフォーマンスを考慮したアナログLSIモジュールジェネレータ
- 配線の寄生素子を考慮したアナログLSI配置手法
- VLSIレイアウト設計におけるブロック配置の改良(計算アルゴリズムと計算量の基礎理論)
- 各信号経路においてカットされるネット数に制約を持つ大規模回路分割手法
- 各信号経路においてカットされるネット数に制約を持つ大規模回路分割手法