スポンサーリンク
日立製作所デバイス開発センタ | 論文
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
- キャッシュ/バッファ内フラグ方式による命令先取り分配方式
- 3.3V BiCMOSによる2.8MトランジスタのRISCプロセッサ
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ミラー補償による高集積DRAM用電圧リミタ回路の安定化
- ギガビット時代のDRAM設計における統計的手法導入の提案
- 高集積DRAM構造の検討
- RISCプロセッサ用, 高速, 大容量(14port, 160word×75bit)レジスタファイルの開発
- リンドープポリSiエミッタを用いた超高速Siバイポーラトランジスタ
- 10Gb/s GaAs EA変調器駆動IC
- GaAs EA変調器駆動回路IC
- 高速ロックインを特徴とする逐次比較型ディジタルDLL
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- CMOSページャ受信機におけるデジタル雑音の影響
- 0.3mmピッチQFPの開発
- TCADを用いた統計的手法による0.12μmCMOSデバイスの統計
- TCADを用いた統計的手法による0.12μmCMOSデバイスの設計
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術