スポンサーリンク
日立製作所デバイス開発センタ | 論文
- 10Gbit/S光伝送用大出力変調器駆動ICの開発
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- L-SPACE:対話型チップ・レイアウト・システム : 回路設計情報利用機能
- A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- 1C-1 メディアプロセッサ(MAP)のビジョンとアーキテクチャ
- 不揮発DRAM用高耐性・低電力回路技術
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- 高速・低電力強誘電体メモリを実現する新読み出し回路方式
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- VLSI配線容量のシミュレーションと評価
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- 低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
スポンサーリンク