スポンサーリンク
(株)東芝セミコンダクター社プロセス技術推進センター | 論文
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- ゾル・ゲル法によるSrTiO_3膜の作製
- 酸化剤濃度コントロールSOMによるレジスト剥離技術
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低環境負荷型Cuコンタクト界面洗浄プロセスの構築(配線・実装技術と関連材料技術)
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- フラッシュランプを用いた新しいPZT膜結晶化技術
- 解説記事 強誘電体メモリーの現状と将来
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 多孔質低誘電率膜CMP時の誘電率評価(配線・実装技術と関連材料技術)
- Si/SiO_2界面歪緩和によるトンネル酸化膜の信頼性向上(高温希釈ウエット酸化プロセスの検討)
スポンサーリンク