依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (集積回路)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-08-26
著者
-
道正 志郎
パナソニック(株)戦略半導体開発センタ要素第1開発グループ
-
江渕 剛志
パナソニック(株)戦略半導体開発センター
-
小松 義英
パナソニック(株)戦略半導体開発センター
-
三浦 成友
パナソニック(株)戦略半導体開発センター
-
千葉 智子
パナソニック(株)戦略半導体開発センター
-
岩田 徹
パナソニック(株)戦略半導体開発センター
-
吉河 武文
パナソニック(株)戦略半導体開発センター
関連論文
- 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (集積回路)
- 5.アナログ回路における素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般)
- 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (シリコン材料・デバイス)
- CMOS-AD変換器におけるデジタル補正と調整技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 高速インターフェイス用低消費電力同相電位発生回路の提案
- 低電圧動作高速シリアルインタフェース用ドライバ回路
- 0.5V単一電源動作を実現するための回路技術
- 0.5V単一電源動作を実現するための回路技術
- 0.5V単一電源動作を実現するための回路技術
- ED積を用いたGate-Over-diving CMOS Architectureの評価
- 間欠的電源接続方式による1V動作のMTCMOSデータ保持回路
- 0.8V/100MHz動作を実現するための低消費電力SRAMセルアーキテクチャーの提案
- 動画記憶に適した100MHzシリアル入出力ポートを有する256Mb DRAM
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間軸信号処理を用いたAD変換方式の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間軸信号処理を用いたAD変換方式の検討(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS-AD変換器におけるデジタル補正と調整技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(低電圧/低消費電力技術,新デバイス・回路とその応用)
- チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高速・低電圧16M CMOS DRAM
- ハイブリッドポートアーキテクチャを備えた民生ネットワーク向け800Mb/s対応物理層LSIの開発
- 高速クロックリカバリ用ビット変換回路の開発
- 超低保持電流DRAMを実現するための回路技術
- 超ロングリフレッシュDRAMを実現するための負電圧ワード線ドライバーの提案
- 16MbitDRAMにおけるメモリセルリーク電流の評価
- 超低保持電流DRAM回路技術 (特集/メモリデバイス) -- (半導体メモリ)
- ACT-1-1 CMOS-AD変換器におけるデジタル補正と調整技術(ACT-1.サブ100nm時代のCMOSアナログ技術,チュートリアルセッション,ソサイエティ企画)
- ACT-1-1 CMOS-AD変換器におけるデジタル補正と調整技術(ACT-1.サブ100nm時代のCMOSアナログ技術-,チュートリアルセッション,ソサイエティ企画)
- 90nm以後のプロセスに適応可能な宇宙線への耐性を備えたラッチ回路(VLSI一般 : ISSCC2004特集)