超低保持電流DRAMを実現するための回路技術
スポンサーリンク
概要
- 論文の詳細を見る
DRAMのデータ保持には、保持された電荷の消失を補うため、リフレッシュ動作が必要である。このリフレッシュ電流のために、SRAM等の他のメモリと比べ、DRAMのデータ保持に必要な電流は増大する。本稿では、リフレッシュ電流を削減するために開発した、1)保持電極と基板との電位差を緩和することによって保持特性を改善する技術、2)メモリセルリークの温度特性を反映し、最適なリフレッシュ間隔を設定できるリフレッシュタイマー回路、について説明する。これらの技術によって、データ保持時のリフレッシュ周期が拡張され、実験用16MbitDRAMにおいて、常温時のリフレッシュ電流値0.7uAを実現した。
- 社団法人電子情報通信学会の論文
- 1995-06-23
著者
関連論文
- 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (集積回路)
- 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (シリコン材料・デバイス)
- 高速インターフェイス用低消費電力同相電位発生回路の提案
- 低電圧動作高速シリアルインタフェース用ドライバ回路
- 0.5V単一電源動作を実現するための回路技術
- 0.5V単一電源動作を実現するための回路技術
- 0.5V単一電源動作を実現するための回路技術
- ED積を用いたGate-Over-diving CMOS Architectureの評価
- 間欠的電源接続方式による1V動作のMTCMOSデータ保持回路
- 0.8V/100MHz動作を実現するための低消費電力SRAMセルアーキテクチャーの提案
- ローカルデータバスに適した電荷再利用型バスアーキテクチャーの提案
- 超低消費電力で大容量転送レートを実現するULSIのための電荷再利用型バスアーキテクチャーの提案
- 動画記憶に適した100MHzシリアル入出力ポートを有する256Mb DRAM
- レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ディジタルコンシューマ時代に向けたメモリ技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
- ディジタルコンシューマ時代に向けたメモリ技術
- 高速・低電圧16M CMOS DRAM
- ハイブリッドポートアーキテクチャを備えた民生ネットワーク向け800Mb/s対応物理層LSIの開発
- 高速クロックリカバリ用ビット変換回路の開発
- 超低保持電流DRAMを実現するための回路技術
- 超ロングリフレッシュDRAMを実現するための負電圧ワード線ドライバーの提案
- 16MbitDRAMにおけるメモリセルリーク電流の評価
- 超低保持電流DRAM回路技術 (特集/メモリデバイス) -- (半導体メモリ)