デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)

概要

論文の詳細を見る
本稿では、ダブルサンプリングパイプラインADCのメモリ効果を取り除くためのオンチップデジタル補正技術を提案する。ダブルサンプリングパイプラインADCでは、各ステージのオペアンプを2つのチャネルで共有する構成であるため、一方のチャネルの直前の出力時に発生するオペアンプの残留電荷が、他方のチャネルの出力に影響を及ぼす。このメモリ効果を除去するため、従来は高ゲインオペアンプを用いていたが、ADCの小型・低消費電力化に伴い、オペアンプの高ゲイン化は年々難しくなっている。従って、我々はデジタル回路のみでメモリ効果を補正する技術を開発した。本補正技術は、デジタル領域でのみ補正を行うため、高ゲインオペアンプを必要としない。すなわち、微細プロセスを用いたとしても、十分な性能のダブルサンプリングパイプラインADCを小面積かつ低消費電力で実現できる。今回、デジタルメモリ効果補正を搭載した10bit-300MHzダブルサンプリングADCを45nmCMOSプロセスにて開発したので報告する。
2010-08-19