-90dBc@10kHzの位相ノイズを実現するバンド幅制御機能付き分数分周シンセサイザの開発(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
ΔΣ分数分周シンセサイザは、近年のPLLの発達の中でも、特に特筆すべき成果の一つである。その理由は、非常に細かい出力周波数制御を可能にしながら、ループバンド幅も広帯域に設定できる点にある。システムLSIでは、設計コストを増加させるため、インダクタを製作するための厚膜アルミプロセス等の特殊プロセスの使用は難しい。従って、シンセサイザを搭載する場合に、低位相ノイズ特性を持つLC発振器を用いることができない。すなわち、位相ノイズ特性に劣り、しかも発振周波数特性が大きく変動するインバータチェーン発振器を用いて、可能な限り位相ノイズ性能を向上させたシンセサイザを実現する必要がある。ΔΣ分数分周シンセサイザの位相ノイズ特性を大きく左右するパラメータは、PLLのループバンド幅である。我々は、正確にPLLのループバンド幅をコントロール可能な、独自のループバンド幅調整手法を開発し、0.13umCMOSプロセスを用いて、-90dBc@10kHzの位相ノイズを実現する分数分周シンセサイザを実現したので報告する。
- 社団法人電子情報通信学会の論文
- 2005-08-12
著者
-
道正 志郎
松下電器産業(株) 戦略半導体開発センタ
-
森江 隆史
松下電器産業(株) 戦略半導体開発センタ
-
曽川 和昭
松下電器産業(株)戦略半導体開発センタ
-
岡本 好史
松下電器産業(株)半導体社システムlsi開発本部基盤技術開発センタアナログ開発グループ第二開発チーム
-
道正 志郎
松下電器産業(株)
-
道正 志郎
松下電器産業 半導体社 開発本部 Lsi先行開発センタ
-
森江 隆史
パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム
-
森江 隆史
松下電器産業(株)半導体社システムlsi開発本部基盤技術開発センタアナログ開発グループ第二開発チーム
-
山田 祐嗣
松下電器産業(株) 戦略半導体開発センタ
-
山田 祐嗣
松下電器産業(株)戦略半導体開発センタ
-
森江 隆史
松下電器産業(株)戦略半導体開発センタ
-
道正 志郎
パナソニック(株) 戦略半導体開発センター
-
道正 志郎
パナソニック(株)戦略半導体開発センター
関連論文
- 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般)
- DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ(VLSI一般(ISSCC2006特集))
- PLL,DLL技術にみる高性能化動向(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PLL,DLL技術にみる高性能化動向(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発(VLSI一般(ISSCC2006特集))
- マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- TA-1-2 CMOS演算増幅器の設計
- AT-2-3 SoC用アナログ回路コア設計(AT-2. 微細化プロセスでのアナログ設計技術, 基礎・境界)
- アナログ2次元DCT回路と精度適応A/D変換器に基づく画像圧縮CMOSイメージセンサ(固体撮像とその関連技術)
- 画像圧縮CMOSイメージセンサとその評価 : センサ上でのアナログ2次元DCT回路による画像符号化性能
- 画像圧縮CMOSイメージセンサとその評価 : センサ上でのアナログ2次元DCT回路による画像符号化性能
- アナログ2次元DCT回路とAD変換/可変量子化回路を集積化した画像圧縮イメージセンサ
- 2次元DCTとAD変換/量子化器を集積化した画像圧縮CMOSイメージセンサ
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- PLL小型化のための能動フィルタ回路の検討
- PLL小型化のための能動フィルタ回路の検討
- PLL小型化のための能動フィルタ回路の検討
- 0.13μm CMOSプロセスを用いたDVDプレーヤ用アナデジ混載SoCの開発(VSLI一般(ISSCC'03関連特集))
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発
- 300MHzカットオフCMOSフィルタ試作と超高速フィルタ設計に対する一考察
- -90dBc@10kHzの位相ノイズを実現するバンド幅制御機能付き分数分周シンセサイザの開発(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- -90dBc@10kHzの位相ノイズを実現するバンド幅制御機能付き分数分周シンセサイザの開発(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- 位相ジッタ測定によるPLLジッタ性能の最適化手法(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 位相ジッタ測定によるPLLジッタ性能の最適化手法(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 小面積0.15umCMOS-2GHzアダプティブバイアスPLLの開発
- 小面積0.15umCMOS-2GHzアダプティブバイアスPLLの開発(アナログ・デジアナ・センサ,通信用LSI)
- 光加入者システム用3R機能ワンチップ集積光受信ICの開発
- 光加入者システム用3R機能ワンチップ集積光受信ICの開発
- C-12-16 先頭検出機能を備える50Mb/sバースト信号用PLL回路とそれを用いた高感度光受信器
- SC回路を用いたTV信号用アナログ遅延線の開発
- ハードウェア化に適した2値パターンマッチング方式の開発
- 非線形量子化器を用いた低消費電力オーバーサンプリングA/D変換器
- 非線形量子化オーバーサンプリングA/D変換器を用いた低消費電力PCMコーデックLSI