マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
マルチ位相同期回路(Phase Locked Loop,PLL)出力をモバイルアプリに適用する際の最大課題は、ローパワー化である。それを実現するキーとなる回路は、発振器からの出力信号振幅を電源電圧レベルに変換するレベルシフタである。そこで我々は、マルチ位相出力レベルシフトシステム(M-LS)と呼ぶ、スイッチング時の貫通電流を完全に遮断することができる新規アーキテクチャを考案した。また、位相の高精度化を実現するために、レベルシフタ出力の隣接位相同士を抵抗で接続する、抵抗リングネットワーク(R-Ring)技術を開発した。上記2つのキー技術により、レベルシフタの消費電流を2uA@123MHz(従来比1/15)に削減し、PLL全体では1mA@123MHzのローパワー化と、位相DNL換算で0.5LSB以下の高精度化を達成した。
- 社団法人電子情報通信学会の論文
- 2007-08-16
著者
-
道正 志郎
松下電器産業(株) 戦略半導体開発センタ
-
崎山 史朗
松下電器産業(株) 戦略半導体開発センタ
-
徳永 祐介
松下電器産業(株) 戦略半導体開発センタ
-
森江 隆史
松下電器産業(株) 戦略半導体開発センタ
-
松本 秋憲
松下電器産業(株)戦略半導体開発センター
-
道正 志郎
松下電器産業 半導体社 開発本部 Lsi先行開発センタ
-
森江 隆史
パナソニック(株) 戦略半導体開発センター
-
徳永 祐介
パナソニック株式会社
-
崎山 史朗
パナソニック株式会社
-
道正 志郎
パナソニック株式会社
関連論文
- 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般)
- DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ(VLSI一般(ISSCC2006特集))
- PLL,DLL技術にみる高性能化動向(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PLL,DLL技術にみる高性能化動向(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発(VLSI一般(ISSCC2006特集))
- マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- TA-1-2 CMOS演算増幅器の設計
- AT-2-3 SoC用アナログ回路コア設計(AT-2. 微細化プロセスでのアナログ設計技術, 基礎・境界)
- アナログ2次元DCT回路と精度適応A/D変換器に基づく画像圧縮CMOSイメージセンサ(固体撮像とその関連技術)
- 画像圧縮CMOSイメージセンサとその評価 : センサ上でのアナログ2次元DCT回路による画像符号化性能
- 画像圧縮CMOSイメージセンサとその評価 : センサ上でのアナログ2次元DCT回路による画像符号化性能
- アナログ2次元DCT回路とAD変換/可変量子化回路を集積化した画像圧縮イメージセンサ
- 2次元DCTとAD変換/量子化器を集積化した画像圧縮CMOSイメージセンサ
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(低電圧/低消費電力技術,新デバイス・回路とその応用)
- チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 最小消費電力動作を実現するパワーマネジメント手法の提案
- 最小消費電力動作を実現するパワーマネジメント手法の提案
- 最小消費電力動作を実現するパワーマネジメント手法の提案
- PLL小型化のための能動フィルタ回路の検討
- PLL小型化のための能動フィルタ回路の検討
- PLL小型化のための能動フィルタ回路の検討
- 0.13μm CMOSプロセスを用いたDVDプレーヤ用アナデジ混載SoCの開発(VSLI一般(ISSCC'03関連特集))
- 高効率・低ノイズオンチップDC/DC変換器の開発
- 高効率・低ノイズオンチップDC/DC変換器の開発
- 高効率・低ノイズオンチップDC/DC変換器の開発
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発
- 完全平滑3相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発
- 300MHzカットオフCMOSフィルタ試作と超高速フィルタ設計に対する一考察
- -90dBc@10kHzの位相ノイズを実現するバンド幅制御機能付き分数分周シンセサイザの開発(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- -90dBc@10kHzの位相ノイズを実現するバンド幅制御機能付き分数分周シンセサイザの開発(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- フルデジタル等化方式PRMLリードチャネルを搭載した0.13μm CMOS超小型DVD用SoC(プロセッサ,DSP,画像処理技術及び一般)
- 3)量子化ニューロンチップ(QNC)を用いた時系列パターン認識ネットワーク : 物体形状の時系列データ変換(φ-S変換)による形状認識への適用([視聴覚技術研究会画像処理・コンビョン研究会]合同)
- 量子化ニューロンチップ(QNC)を用いた時系列パターン認識ネットワーク : 物体形状の時系列データ変換(φ-S変換)による形状認識への適用 : 視聴覚,画像処理・コンピュータビジョン・マルチメディアおよび一般 : 視聴覚技術 : 画像処理・コンピュータビジョン
- 位相ジッタ測定によるPLLジッタ性能の最適化手法(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 位相ジッタ測定によるPLLジッタ性能の最適化手法(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 小面積0.15umCMOS-2GHzアダプティブバイアスPLLの開発
- 小面積0.15umCMOS-2GHzアダプティブバイアスPLLの開発(アナログ・デジアナ・センサ,通信用LSI)
- 光加入者システム用3R機能ワンチップ集積光受信ICの開発
- 光加入者システム用3R機能ワンチップ集積光受信ICの開発
- C-12-16 先頭検出機能を備える50Mb/sバースト信号用PLL回路とそれを用いた高感度光受信器
- SC回路を用いたTV信号用アナログ遅延線の開発
- MOSの閾値及び飽和電流を一定にする基板バイアス生成回路を用いたミックスボディバイアス技術 : サブ1VCMOSの課題の克服(VLSI一般 : ISSCC2004特集)
- 適応増殖型量子化ニューロLSIの開発
- スイッチトキャパシタ型昇圧回路の技術検討
- 1.0V動作基準電圧回路の試作
- 非線形量子化器を用いた低消費電力オーバーサンプリングA/D変換器
- 非線形量子化オーバーサンプリングA/D変換器を用いた低消費電力PCMコーデックLSI
- 量子化ニューロンを用いたディジタルニューロプロセッサ
- C-12-29 ウェイクアップ無線用925MHz低電力PLLの検討(無線関連技術,C-12.集積回路,一般セッション)