MOSの閾値及び飽和電流を一定にする基板バイアス生成回路を用いたミックスボディバイアス技術 : サブ1VCMOSの課題の克服(VLSI一般 : ISSCC2004特集)

スポンサーリンク

概要

• 論文の詳細を見る

• 1V以下のCMOSにおいて,トランジスタのばらつきの改善が要求されている.我々は,温度範囲,プロセスばらつきに関わらず,PMOS・NMOSの飽和電流と閾値を一定にする基板生成回路をもちいたミックスボディバイアス技術を提案する.そのチップは,130nmCMOSプロセスで試作された.そのミックスボディバイアス技術は,レジスタファイルで,通常の基板バイアス時の遅延の負温度特性を正の傾きに改善し,通常の基板バイアス時と比較して,85%の遅延ばらつき改善効果が得られた.また,SRAMでは,その基板技術を用いることで,通常の基板バイアス時と比較して75%の電力削減が行われた.

• 2004-05-13

著者

• 池田 雄一郎

  松下電器産業半導体社

• 炭田 昌哉

  松下電器産業半導体社

• 崎山 史朗

  松下電器産業(株) 戦略半導体開発センタ

• 木下 雅善

  松下電器産業株式会社半導体社

• 荒木 裕太

  松下電器産業株式会社半導体社

• 崎山 史朗

  松下電器産業株式会社半導体社

• 福岡 耕平

  松下電器産業株式会社半導体社

• 炭田 昌哉

  松下電器産業 半導体社開発本部

関連論文

• DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ(VLSI一般(ISSCC2006特集))
• 高プロセスばらつき耐性,高ノイズ耐性を有するマルチメディアプロセッサ用多ポートレジスタファイルの開発(プロセッサ,DSP,画像処理技術及び一般)
• 高プロセスばらつき耐性,高ノイズ耐性を有するマルチメデイアプロセッサ用多ポートレジスタファイルの開発(プロセッサ,DSP,画像処理技術及び一般)
• 32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発(VLSI一般(ISSCC2006特集))
• マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 高プロセスばらつき耐性,高ノイズ耐性を有するマルチメディアプロセッサ用多ポートレジスタファイルの開発(プロセッサ,DSP,画像処理技術及び一般)
• 高プロセスばらつき耐性,高ノイズ耐性を有するマルチメディアプロセッサ用多ポートレジスタファイルの開発(プロセッサ,DSP,画像処理技術及び一般)
• Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 最小消費電力動作を実現するパワーマネジメント手法の提案
• 最小消費電力動作を実現するパワーマネジメント手法の提案
• 最小消費電力動作を実現するパワーマネジメント手法の提案
• 高効率・低ノイズオンチップDC/DC変換器の開発
• 高効率・低ノイズオンチップDC/DC変換器の開発
• 高効率・低ノイズオンチップDC/DC変換器の開発
• 「システムLSI」の省エネ・省電力設計 (特集 事例別 「省エネ・低電力」実践テクニック(1))
• 3)量子化ニューロンチップ(QNC)を用いた時系列パターン認識ネットワーク : 物体形状の時系列データ変換(φ-S変換)による形状認識への適用([視聴覚技術研究会画像処理・コンビョン研究会]合同)
• 量子化ニューロンチップ(QNC)を用いた時系列パターン認識ネットワーク : 物体形状の時系列データ変換(φ-S変換)による形状認識への適用 : 視聴覚,画像処理・コンピュータビジョン・マルチメディアおよび一般 : 視聴覚技術 : 画像処理・コンピュータビジョン
• SoC向けクロスババススイッチ搭載400MHz32bit組み込み用プロセッサコアAM34-1
• SoC向けクロスババススイッチ搭載400MHz 32bit組み込み用プロセッサコアAM34-1
• MOSの閾値及び飽和電流を一定にする基板バイアス生成回路を用いたミックスボディバイアス技術 : サブ1VCMOSの課題の克服(VLSI一般 : ISSCC2004特集)
• 適応増殖型量子化ニューロLSIの開発
• スイッチトキャパシタ型昇圧回路の技術検討
• 1.0V動作基準電圧回路の試作
• CMOSオンチップ電源 (特集 1チップソリューションに向けたシステムLSI技術)
• PLL回路を搭載したマイクロコントローラにおける低消費電力化の検討
• A 100MHz Embedded RISC Microcontroller
• 非線形量子化器を用いた低消費電力オーバーサンプリングA/D変換器
• 非線形量子化オーバーサンプリングA/D変換器を用いた低消費電力PCMコーデックLSI
• 量子化ニューロンを用いたディジタルニューロプロセッサ
• Modified Rayleigh/Duffing/van der Pol Equationについて
• 書込み速度443MB/sを実現する8Mb多層クロスポイントReRAMマクロ(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク