5.アナログ回路における素子ばらつきの影響と対策(<小特集>CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
スポンサーリンク
概要
- 論文の詳細を見る
システムLSIに用いられるディジタル回路では,ムーアの法則に基づいて微細化と高性能化が達成されてきた.一方,アナログ回路はムーアの法則に従わないため,その高性能化を別の手段に頼る必要があった.すなわち,回路の低電圧化,素子ばらつきの増大等を克服しながらSN比を維持するあるいは向上させる手法,及び電力効率を向上させる手法が考案されてきた.現在では,高性能化されたアナログ回路がLSIの価値を決めるキーブロックとなっている.本稿では,素子ばらつきを克服するアナログ回路の高性能化技術について解説する.
- 2009-06-01
著者
関連論文
- 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (集積回路)
- 5.アナログ回路における素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般)
- 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (シリコン材料・デバイス)
- CMOS-AD変換器におけるデジタル補正と調整技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間軸信号処理を用いたAD変換方式の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間軸信号処理を用いたAD変換方式の検討(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
- レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS-AD変換器におけるデジタル補正と調整技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(低電圧/低消費電力技術,新デバイス・回路とその応用)
- チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ACT-1-1 CMOS-AD変換器におけるデジタル補正と調整技術(ACT-1.サブ100nm時代のCMOSアナログ技術,チュートリアルセッション,ソサイエティ企画)
- ACT-1-1 CMOS-AD変換器におけるデジタル補正と調整技術(ACT-1.サブ100nm時代のCMOSアナログ技術-,チュートリアルセッション,ソサイエティ企画)
- 連続時間型ΔΣ変調器の高性能化手法 : 高効率と高SN比の実現に向けたLSI開発の取り組みを振り返って(招待講演,アナログ,アナデジ混載,RF及びセンサインタフェース回路)