時間軸信号処理を用いたAD変換方式の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)

スポンサーリンク

概要

• 論文の詳細を見る

• CMOS LSIの微細化が進むにつれ、アナログ部がムーアの法則に従わない事はさらに大きな問題となっている。特に、多用されるAD変換器の小型化は必須の課題である。我々は、アナログ信号を時間差信号に一旦変換し、その時間差信号をデジタル値に変換するAD変換器の検討を行った。本AD変換器は抵抗や容量を含まず、殆どの回路をスタンダードセルで構成できる。従って、ムーアの法則に従う事ができる。また、ゲート構成を変更することにより、パイプライン構成や並列化されたサイクリック構成等にAD変換器を再構成することが可能である。本論文では、これら時間軸信号処理において、基本として必要になると考えられる回路形式を提案する。

• 2010-08-19

著者

• 道正 志郎

  パナソニック(株)戦略半導体開発センタ要素第1開発グループ

• 高山 雅夫

  パナソニック(株)戦略半導体開発センタ要素第1開発グループ第2開発チーム

• 道正 志郎

  パナソニック株式会社戦略半導体開発センタ

• 三木 拓司

  パナソニック(株)戦略半導体開発センタ

• 高山 雅夫

  パナソニック(株)戦略半導体開発センタ

• 道正 志郎

  パナソニック 戦略半導体開発セ

関連論文

• 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (集積回路)
• 5.アナログ回路における素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
• 先端システムLSIにおけるアナログ回路設計(プロセス・デバイス・回路シミュレーション及び一般)
• 依頼講演 レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発 (シリコン材料・デバイス)
• CMOS-AD変換器におけるデジタル補正と調整技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 時間軸信号処理を用いたAD変換方式の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 時間軸信号処理を用いたAD変換方式の検討(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
• レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• CMOS-AD変換器におけるデジタル補正と調整技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(低電圧/低消費電力技術,新デバイス・回路とその応用)
• チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• ACT-1-1 CMOS-AD変換器におけるデジタル補正と調整技術(ACT-1.サブ100nm時代のCMOSアナログ技術,チュートリアルセッション,ソサイエティ企画)
• ACT-1-1 CMOS-AD変換器におけるデジタル補正と調整技術(ACT-1.サブ100nm時代のCMOSアナログ技術-,チュートリアルセッション,ソサイエティ企画)
• 連続時間型ΔΣ変調器の高性能化手法 : 高効率と高SN比の実現に向けたLSI開発の取り組みを振り返って(招待講演,アナログ,アナデジ混載,RF及びセンサインタフェース回路)

もっと見る 閉じる

スポンサーリンク