設計事例 多項式近似による倍精度初等関数演算回路の面積--遅延最適化手法

スポンサーリンク

概要

• 論文の詳細を見る
• [電子情報通信学会]の論文
• 2006-04-24

著者

• 村上 和彰

  九州大学:戦略的創造研究推進事業

関連論文

• 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
• 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
• 部分一括描画装置の処理能力向上のための描画面積最適化(計算機システム化技術,システムLSI設計とその技術)
• 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 動的再構成可能プロセッサVulcan2とそのソフトウェア開発環境ISAccに関する研究(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
• Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
• 動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサ Vulcan2, および, その開発ツールISAcc
• C-12-29 演算/メモリ性能のバランスを考慮したマルチコア実行方式(C-12.集積回路,一般セッション)
• C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
• C-8-7 単一磁束量子回路を用いた2並列3段の再構成可能なデータパスの検討(C-8.超伝導エレクトロニクス,一般セッション)
• C-8-10 2並列4段の再構成可能なデータパスを有する単一磁束量子回路の検討(C-8.超伝導エレクトロニクス,一般セッション)
• C-8-21 単一磁束量子回路における2並列2段の再構成可能なデータパスの動作実証(C-8. 超伝導エレクトロニクス,一般セッション)
• C-8-16 アドバンストプロセス2.1を用いた2並列2段のSFQ-RDPの検討(C-8.超伝導エレクトロニクス,一般セッション)
• SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
• D-1-5 掌紋による生体認証の計算時間と精度の関係(D-1.コンピュテーション,一般セッション)
• 近似文字列照合プログラム実行の特徴解析と高速化に関する検討(解析・省電力,SWoPP2006)
• クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
• クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
• Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
• マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
• マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
• アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 温度制約を考慮した積層構造マルチコア・プロセッサの性能評価 (集積回路)
• C-12-31 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案(C-12.集積回路,一般セッション)
• 大規模再構成可能データパスにおける実行前処理削減方式の検討
• 大規模再構成可能データパスにおける実行前処理削減方式の検討
• 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
• 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
• 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
• 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
• 大規模再構成可能データパスプロセッサの設計手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
• 大規模再構成可能データパスプロセッサの設計手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
• プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
• シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
• 大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
• 負荷バランスの動的最適化によるMPIブロードキャスト性能改善
• 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
• Cellプロセッサへの分子軌道法プログラムの実装と評価(HPC-6 : 並列アプリケーション)
• チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
• シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
• 性能モデルによる予測を併用したAlltoallアルゴリズム動的選択技術の評価(性能予測)
• 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 通信タイミングを考慮した衝突削減のためのMPIランク配置最適化技術(並列計算)
• 負荷ばらつきを考慮したMPIブロードキャスト通信の動的最適化に関する研究(HPC-11 : 通信I)
• 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
• プラットフォーム化の功績と今後の課題(組み込みシステムプラットフォーム)
• メモリアクセスの特徴を活用した高速かつ正確なメモリアーキテクチャ・シミュレーション法(プロセッサシミュレーション)
• 高速かつ正確なキャッシュシミュレーション法とその評価(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 高速かつ正確なキャッシュシミュレーション法とその評価(設計技術/性能評価,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 単一磁束量子回路による再構成可能な大規模データパスをもつプロセッサ(ディジタル・一般)
• ソフトエラーを低減する高信頼性キャッシュメモリのためのタスクスケジューリング(デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• メモリ・アーキテクチャ・ベンチマーキング手法の提案(2006年並列/分散/協調処理に関する『高知』サマー・ワークショップ(SWoPP高知2006))
• チップマルチプロセッサにおけるキャッシュメモリの特性解析(ARC-5:キャッシュ,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• キャラクタプロジェクション法における描画面積の最適化による描画時間の削減(組込技術とネットワークに関するワークショップETNET2006)
• キャラクタプロジェクション法における描画面積の最適化による描画時間の削減(組込技術とネットワークに関するワークショップETNET2006)
• キャラクタプロジェクション法における描画面積の最適化による描画時間の削減(組込技術とネットワークに関するワークショップETNET2006)
• データ値の局所性を利用したライン共有キャッシュの提案
• 稼働コア数制限に基づくマルチコア・プロセッサ性能向上手法の提案
• 温度を考慮した3次元積層LSI向け低消費エネルギーL2キャッシュの提案
• 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討
• シミュレーション結果の再利用によるキャッシュ・ミス率予測技術
• 設計事例 多項式近似による倍精度初等関数演算回路の面積--遅延最適化手法
• キャッシュメモリ中の衰退ラインを利用したメモリ整合性検証の高速化(アーキテクチャ,SWoPP2006)
• プログラムの実行経路の偏りに着目した分岐予測法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• プログラムの実行経路の偏りに着目した分岐予測法(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
• 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
• 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
• 演算結果再利用による高信頼かつ低消費電力なプロセッサに関する検討(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 演算結果再利用による高信頼かつ低消費電力なプロセッサに関する検討(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• PTaaS(Platform for Tool as a Service) : クラウドサービスを通じて開発ツールを提供する(設計手法及び一般,デザインガイア2011-VLSI設計の新しい大地-)
• システムLSIの消費エネルギー見積もりの高精度化に関する検討(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• システムLSIの消費エネルギー見積もりの高精度化に関する検討(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• SystemCトランザクションレベルモデルのシミュレーション高速化手法の検討(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• SystemCトランザクションレベルモデルのシミュレーション高速化手法の検討(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• 参照密度関数に基づく参照局所性の形式化の試行(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)

もっと見る 閉じる

スポンサーリンク