動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討(再構成回路,システムオンシリコンを支える設計技術)

スポンサーリンク

概要

論文の詳細を見る
本稿では、動的リコンフィギャラブルプロセッサの消費エネルギーを削減するDVFS(Dynamically Voltage and Frequency Scaling)手法について述べる。このプロセッサの動作はコンテキスト書込み期間と演算実行期間に分けられ、このコンテキストによってプロセッサの動作を決定する。本研究では、このコンテキストを保持する記憶回路を設計し、DVFS手法を一部の演算回路と記憶回路に適用する。そのために必要な機構を搭載したプロセッサに対して電源電圧および動作周波数の制御方法を提案した。その結果、3種類のベンチマークアプリケーションを用いた場合に対して、電源切替回数を減らすことができ、さらに消費エネルギーをコンテキスト書込み期間で最大約49%、演算実行期間で最大約46%削減できることが分かった。
一般社団法人電子情報通信学会の論文
2012-02-28

著者

関連論文

もっと見る

スポンサーリンク