先端LSIにおけるチャネル歪評価(プロセス科学と新プロセス技術)

概要

論文の詳細を見る
歪Si技術はポストスケーリング時代のブースターテクノロジーとしてすでに実用化されているが、その詳細なメカニズムは必ずしも明らかにされていない。我々は、圧縮SiN膜および埋め込みSiGeによりpMOSFETのチャネル領域に印加された歪を評価した。ゲートラストプロセスで、ダミーゲート除去後のチャネルが露出した試料に対してラマン分光測定を行った。装置空間分解能(<200nm)を下回る微細なゲート長では、長時間測定とそしてピーク分離を用いた解析を行い、ナノ領域のチャネルに印加された歪測定に成功した。チャネル歪はゲート長が小さくなるにつれて増加して、Lg=30nmでは一軸性応力に換算して-2.4GPaと非常に大きな圧縮応力が印加されていた。一方、実際のLSIに導入されている歪は単純な一軸もしくは等方性二軸の歪とは異なり、複雑な様相を示すことがEBSPによる測定結果から予測される。従来ラマン分光法ではSi(100)基板に対してラマン選択則の制限からLOフォノンのみが励起可能であり、TOフォノンの励起が困難であった。しかし、高NA液侵レンズを利用することで、TOフォノンを励起することに成功し、異方性二軸歪の評価が可能となった。
2010-10-14