周期信号の自己訂正法(アナログ・ばらつき・電流テスト,VLSI設計とテスト及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
回路内に発生したノイズなどの影響により周期的な信号の信号幅が変化すると,誤ったデータの取り込みなど,同期式回路の誤動作を引き起こす.ノイズの発生を完全に排除することは困難であることから,同期式回路を正常に動作させるためには常に正しい信号を供給することが重要である.本研究では主にレベルセンシティブクロック信号を対象にして,システム動作中に信号幅の変化を外部参照信号なしに自己訂正する方法を提案する.提案法は従来の同期式回路に適用できる方法で実装し,従来の回路と併用して使用できることを目指す.
- 2008-02-01
著者
関連論文
- 周期信号の自己訂正法(アナログ・ばらつき・電流テスト,VLSI設計とテスト及び一般)
- D-10-12 抵抗ラダー型DACの電流テスト容易化設計(D-10. ディペンダブルコンピューティング,一般セッション)
- ADRによるバス上の多重縮退故障のマスク
- 誤り処理要素を特定可能なFFTの効果的構成法
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地)
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地-)
- AI-1-7 フィールド高信頼化のための回路・システム機構(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 論理回路の動作環境とトランジスタの劣化特性について(設計/テスト/検証)
- 複数の観測トランジスタとデータサンプリングを使用したアナログ回路の診断(アナログ・ばらつき・電流テスト,VLSI設計とテスト及び一般)
- オンライン故障診断可能なFFTシステムの構成法