実メモリモジュールを模擬したテスト基板におけるDDR2-SDRAMのVrefノイズ許容値の測定手法(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
スポンサーリンク
概要
- 論文の詳細を見る
Vrefの適切なターゲットインピーダンスの設定により,低コストで高いノイズ耐性を有するDDR-SDRAMを実現することを目指し,プリント配線基板では対策が難しい高周波ノイズに対するノイズ耐性を強くするため,DRAMチップ内のVref給電網にローパスフィルタを挿入した.このフィルタの効果を実証するため,実メモリモジュールを模擬したテスト基板を用いたDDR2-SDRAMのVrefノイズ許容値の測定系を確立した.VREFノイズ許容値の測定により,周波数が高いほどノイズ許容値が大きくなる結果が得られた.これはテストチップに挿入したローパスフィルタの効果によるものと考えられる.
- 2008-01-10
著者
-
植松 裕
株式会社日立製作所中央研究所
-
大坂 英樹
株式会社日立製作所中央研究所
-
西尾 洋二
エルピーダメモリ株式会社
-
波多野 進
エルピーダメモリ株式会社
-
大坂 英樹
日立製作所
-
植松 裕
株式会社日立製作所生産技術研究所
-
大坂 英樹
株式会社日立製作所生産技術研究所
-
大坂 英樹
株式会社日立製作所 生産技術研究所
関連論文
- TMMと近似等価回路によるLSIパッケージ給電系解析の高速化(EMC一般)
- 実メモリモジュールを模擬したテスト基板におけるDDR2-SDRAMのVrefノイズ許容値の測定手法(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 遅延観測方式によるチップ内電源ノイズの観測(EMC一般)
- 実メモリモジュールを模擬したテスト基板におけるDDR2-SDRAMのVrefノイズ許容値の測定手法(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- クロストークを用いた高速ディジタルデータ転送方式(ギガビット高速信号伝送技術)(最近の半導体パッケージと高速伝送・高周波実装技術論文特集)
- EMCテクノロジー 差動TDRを用いたFC-BGAの差動信号モデリング
- DRAM電源系マクロモデルを使ったパッケージ設計手法の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- DRAM電源系マクロモデルを使ったパッケージ設計手法の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- C-12-27 クロストークを用いた新インタフェース(XTL)の差動化
- ディジタルICのEMCモデル(LECCS-I/O)の多ビット出力ICへの拡張
- I/O特性を加味した線形等価回路と電流源によるEMIシミュレーション用IC電源電流モデリング(LECCS-I/O)
- バスの設計と高速シリアル伝送設計 GHz級インタフェース時代のプリント基板設計
- バスvs.高速シリアル伝送(差動信号伝送技術)
- 結合素子設計のためのSパラメータを用いた過渡解析
- IC電源系モデリングのためのドライバ負荷依存特性の検討
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言
- 「いまいま」のEMC設計技術とその応用(1)5-10GHz級伝送時代のプリント基板の設計
- 双安定ポテンシャル回路による低S/N比信号の高感度検出(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
- 双安定ポテンシャル回路による低S/N比信号の高感度検出(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
- 超高速電気伝送を実現する回路実装技術(デザインガイア2012-VLSI設計の新しい大地)
- 超高速電気伝送を実現する回路実装技術(デザインガイア2012-VLSI設計の新しい大地)
- 基板接触放電の解析モデルと伝播メカニズム(放送,EMC,一般)
- 印加点と同一基板面上にある伝送線路に伝播する基板接触放電ノイズの伝播挙動(放送,EMC,一般)