動的再構成可能システムによるプロトコルブースタの実装

概要

論文の詳細を見る
近年,動作中に回路の書き換えができるデバイスが注目されている.この動的再構成可能デバイスの高集積化,高性能化の実現により,システムの動作中に回路論理の一部を別の論理に書き換えられる動的再構成可能システムが研究されている.動的再構成可能システムでは,仮想的に回路規模を増大させることができ,少ないハードウェア資源で高速な処理を実現可能である.本稿では、動的再構成可能システムに適用するアプリケーションとして,プロトコルブースタを取り上げFPGAを用いて実装した.プロトコルブースタは,ネットワーク上のノードに機能を付加し,パケットに対して必要に応じた符号処理を施すプログラムである.しかしこれらの符号処理をソフトウェアで実現する場合速度が遅く,専用ハードウェアで実現する場合,個々の専用ハードウェアをすべて用意しなければならないという欠点がある.そこで,このアプリケーションを動的再構成可能システムに適用すると,ネットワーク上のパケットに対し,限られたコストの中であらゆる符号処理を高速に施すことができる.実装結果により,動的再構成可能システム上のプロトコルブースタが,柔軟かつ高速にパケット処理できることを示す.
社団法人電子情報通信学会の論文
2002-11-21

動的再構成可能システムによるプロトコルブースタの実装

スポンサーリンク

概要

著者

関連論文

スポンサーリンク