CVD酸化膜の吸湿過程と水の脱離機構

スポンサーリンク

概要

• 論文の詳細を見る

• CVD酸化膜の吸湿過程と水の脱離機構についてTDS及びFT-IR法により検討した。CVD酸化膜からの主な脱ガスはH_2とH_2Oであり、約100℃から700℃で起こる。水の脱離については、100-200℃、150-300℃、350-650℃間で脱離する固有の3つの状態が認められた。100-300℃で脱離する水は、膜形成後に大気中で吸湿した水でマクロ・ポア・サイトに閉じ込められた液状の水とマクロ・ポア・サイトの一部に存在するSi-OH基に水素結合したH_2O分子によるものと考えられる。膜形成時に導入されたSi-OHは、非晶質の構造変化(マクロ・ポアの消失)によって350-650℃の低温でH_2Oとして脱離するものと考えられる。

• 社団法人電子情報通信学会の論文
• 1993-04-22

著者

• 内田 英次

  沖電気工業(株)超LSI研究開発センタ

• 平下 紀夫

  沖電気工業(株)超LSI研究開発センタ

• 平下 紀夫

  沖電気工業株式会社超lsi研究セソタ

• 時藤 俊一

  沖電気工業超LSI研究開発センタ

• 時藤 俊一

  沖電気工業株式会社生産センタ

• 平下 紀夫

  沖電気工業 (株) 超LSI開発センタ

関連論文

• 薄いゲート酸化膜の絶縁耐圧に及ぼす有機汚染の影響
• シリコンウエハーの薄い酸化膜の絶縁耐圧に及ぼす有機汚染の影響
• MOSFETの容量測定とチャージポンピング測定による界面準位のラテラルプロファイル評価
• In-situ TEMによるZr/Si界面反応の観察
• In-situ TEMによるZr/Si界面反応の観察
• ULSI製造プロセスにおけるウェットクリーニング技術の課題
• 水素イオンのチャネリングによる微細コンタクトホール底の欠陥
• ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
• ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
• TEM/AEMによる超LSIデバイス/プロセスの不具合解析 (半導体デバイス/プロセス評価の最前線)
• マイクロプロ-ブAES・AEMによるULSIデバイスの微小領域の表面界面の評価
• 内標準法に基づく浅いドーパントプロファイルの高精度SIMS測定
• 昇温脱離ガス分析法による半導体集積回路材料からの放出ガスの定量分析
• AESによるサブミクロンビアホール内微小領域分析法の検討
• CVD酸化膜の吸湿過程と水の脱離機構
• Cu/Ti/TiN/Ti構造を有するダマシン配線のエレクトロマイグレーション耐性
• Cu/Ti/TiN/Ti積層構造を有する高信頼性Cuダマシン配線 (SPA特集) -- (SPAをささえる個別技術)
• 新しい昇温脱離ガス分析装置の開発とVLSI材料及びプロセス評価への応用
• ド-パントプロファイルの高精度評価法の開発 (VLSI) -- (プロセス技術)

もっと見る 閉じる

スポンサーリンク