薄いゲート酸化膜の絶縁耐圧に及ぼす有機汚染の影響
スポンサーリンク
概要
- 論文の詳細を見る
デバイス製造工程における有機汚染をPC-SIMS法で評価した。ウェハ表面の有機物は洗浄やクリンルームの環境に依存するだけでなく、ゲート電極となるポリシリコンを堆積することよって変化することがわかった。耐圧に及ぼす有機汚染の影響は、5〜15nmのゲート酸化膜上に10^<12>cm^<-2>を越える汚染があると絶縁耐圧は劣化することを見い出した。また、ゲート酸化膜が10nm以下のとき、有機汚染によりAモード不良が顕著に発生することがわかった。
- 1996-11-14
著者
-
冨永 之廣
沖電気工業プロセス技術一部
-
池田 聡
沖電気工業(株)超lsi研究開発センタ
-
内田 英次
沖電気工業(株)超LSI研究開発センタ
-
冨永 之廣
プロセス技術センタ
-
平下 紀夫
沖電気工業(株)超LSI研究開発センタ
-
錨 英人
沖電気工業(株)プロセス技術センタ
-
平下 紀夫
沖電気工業株式会社超lsi研究セソタ
-
平下 紀夫
沖電気工業 (株) 超LSI開発センタ
関連論文
- 薄いゲート酸化膜の絶縁耐圧に及ぼす有機汚染の影響
- チャージアップ現象を利用したゲート酸化膜の耐圧特性の改善
- シリコンウエハーの薄い酸化膜の絶縁耐圧に及ぼす有機汚染の影響
- MOSFETの容量測定とチャージポンピング測定による界面準位のラテラルプロファイル評価
- In-situ TEMによるZr/Si界面反応の観察
- In-situ TEMによるZr/Si界面反応の観察
- ULSI製造プロセスにおけるウェットクリーニング技術の課題
- 水素イオンのチャネリングによる微細コンタクトホール底の欠陥
- ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
- ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
- TEM/AEMによる超LSIデバイス/プロセスの不具合解析 (半導体デバイス/プロセス評価の最前線)
- マイクロプロ-ブAES・AEMによるULSIデバイスの微小領域の表面界面の評価
- 内標準法に基づく浅いドーパントプロファイルの高精度SIMS測定
- 昇温脱離ガス分析法による半導体集積回路材料からの放出ガスの定量分析
- AESによるサブミクロンビアホール内微小領域分析法の検討
- CVD酸化膜の吸湿過程と水の脱離機構
- 新しい昇温脱離ガス分析装置の開発とVLSI材料及びプロセス評価への応用
- ド-パントプロファイルの高精度評価法の開発 (VLSI) -- (プロセス技術)