ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
スポンサーリンク
概要
- 論文の詳細を見る
- 2001-03-08
著者
-
平下 紀夫
沖電気工業(株)超LSI研究開発センタ
-
平下 紀夫
沖電気工業株式会社超lsi研究セソタ
-
一森 高示
沖電気工業 半導体事業グループ 研究本部
-
一森 高示
沖電気工業株式会社超lsi研究セソタ
-
平下 紀夫
沖電気工業 (株) 超LSI開発センタ
関連論文
- 薄いゲート酸化膜の絶縁耐圧に及ぼす有機汚染の影響
- シリコンウエハーの薄い酸化膜の絶縁耐圧に及ぼす有機汚染の影響
- MOSFETの容量測定とチャージポンピング測定による界面準位のラテラルプロファイル評価
- In-situ TEMによるZr/Si界面反応の観察
- In-situ TEMによるZr/Si界面反応の観察
- MO-CVDによるSrBi_2Ta_2O_9薄膜を用いた0.25μm級FeRAM用スタックキャパシタの開発
- SBT膜と新構造スタックセルを用いた4Mb FeRAM(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
- 水素イオンのチャネリングによる微細コンタクトホール底の欠陥
- ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
- ソース・ドレインの全層シリサイド化によるFD SOI MOSFETの高性能化
- TEM/AEMによる超LSIデバイス/プロセスの不具合解析 (半導体デバイス/プロセス評価の最前線)
- マイクロプロ-ブAES・AEMによるULSIデバイスの微小領域の表面界面の評価
- 内標準法に基づく浅いドーパントプロファイルの高精度SIMS測定
- 昇温脱離ガス分析法による半導体集積回路材料からの放出ガスの定量分析
- AESによるサブミクロンビアホール内微小領域分析法の検討
- CVD酸化膜の吸湿過程と水の脱離機構
- 新しい昇温脱離ガス分析装置の開発とVLSI材料及びプロセス評価への応用