C-12-26 プラスティックセルアーキテクチャにおける可変論理部の粒度検討
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2002-03-07
著者
-
中村 行宏
立命館大学 総合理工学研究機構
-
泉 知論
立命館大学
-
中村 行宏
京都大学大学院情報学研究科
-
泉 知論
京都大学大学院 情報学研究科 通信情報システム専攻
-
尾上 孝雄
京都大学大学院情報学研究科
-
中村 行宏
京都大学大学院工学研究科
-
杉本 成範
京都大学大学院情報学研究科通信情報システム専攻
-
杉本 成範
京都大学大学院情報学研究科通信システム専攻
-
曽我 祐紀
京都大学大学院情報学研究科通信システム専攻
-
曽我 祐紀
京都大学情報学研究科通信情報システム専攻:(現)松下電器産業株式会社
-
泉 知論
京都大学 大学院 情報学研究科 通信情報システム専攻
関連論文
- シングルタイルJPEG2000コーデックのシステム構成
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- バス帯域を考慮したHD PhotoにおけるPhoto Core Transformのハードウェアアーキテクチャ(スマートパーソナルシステム,一般)
- 異種ネットワーク環境でのP2Pストリーミング(プロトコル, ブロードバンド・ユビキタス・ネットワークとその応用)
- セルアレイ型自己再構成デバイスの設計検討のためのシミュレーション環境 (リコンフィギャラブルとキャッシュ最適化)
- Peer-to-Peer技術を用いた情報家電制御システムの設計と実装(「モバイルNWとインターネット/家電NWはどう融合するか?」【標準化(DLNA等), モバイルNW, 家電NW, 情報家電, 及び一般】)
- 演算粒度評価環境の構築と自己再構成デバイスアーキテクチャ検討(デバイスアーキテクチャI)
- A-1-23 動的再構成可能デバイスにおける自律修復セルの設計(A-1.回路とシステム,基礎・境界)
- 自己再構成デバイスの粒度検討のためのプラットフォーム構築(デバイスアーキテクチャI, リコンフィギャラブルシステム, 一般)
- 情報家電ネットワークと携帯端末ネットワークをつなぐP2P動画配信システムの構築
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 動的再構成可能デバイスの耐故障化に関する検討
- モバイルP2PネットワークにおけるAV機器制御システムの検討
- P2Pストリーミングプロトコルに関する検討
- PCA-Chip2におけるデータ駆動型回路設計手法(FPGAとその応用及び一般)
- 立体音響処理における音像位置の補間手法とその評価(非線形回路とシステム,及び一般)
- A-4-3 三次元音像定位処理における定位点間の音声補間法
- 多段粒子フィルタを用いた物体認識の並列実装(スマートパーソナルシステム,一般)
- 実時間歩行者認識に向けたHOG特徴抽出のハードウェア実装(スマートパーソナルシステム,一般)
- 5ZC-9 立体音響処理のARMプロセッサ上での実時間実装(モバイル,学生セッション,インターフェース)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- プロセッサモードを組み込んだALUベース動的再構成デバイス(動的再構成技術とその応用,FPGA応用及び一般)
- JPEG2000マルチシンボル算術復号器(スマートパーソナルシステム,一般)
- 可変ウィンドウ手法に基づく高精度ステレオマッチングプロセッサ
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(システム設計及び一般)
- 非同期単精度浮動小数点除算器の方式検討とFPGA実装(算術演算回路,システム設計及び一般)
- A-17-5 ブースティングを用いた遠赤外画像における歩行者検出(A-17.ITS,一般講演)
- ハーフトーン処理を用いた高階調JPEG符号化とその最適化に関する検討(スマートパーソナルシステム,一般)
- 距離変換画像による尤度推定を利用したスケルトンモデルに基づく歩行者トラッキング手法(スマートパーソナルシステム,一般)
- セルアレイ型自己再構成アーキテクチャ評価検討のためのコンパイラ(リコンフィギャラブルシステム,一般)
- A-6-12 シーンチェンジを利用したMotion JPEG2000高画質レート制御手法(A-6.情報理論,基礎・境界)
- A-1-22 JPEG2000エントロピ符号器におけるSRAMの構成方法(A-1.回路とシステム,基礎・境界)
- PCA-Chip2におけるデータ駆動型回路設計手法(FPGAとその応用及び一般)
- PCA-Chip2におけるデータ駆動型回路設計手法(FPGAとその応用及び一般)
- 立体音響処理における音像位置の補間手法とその評価(非線形回路とシステム,及び一般)
- プラスティックセルアーキテクチャにおけるハンドシェイク通信路を用いた制御論理モデルとその設計(信号処理,LSI,及び一般)
- プラステイックセルアーキテクチャにおけるハンドシェイク通信路を用いた制御論理モデルとその設計(信号処理, LSI, 及び一般)
- プラステイックセルアーキテクチャにおけるハンドシェイク通信路を用いた制御論理モデルとその設計(信号処理, LSI, 及び一般)
- A-1-29 自己再構成可能論理デバイスにおける適応的負荷分散モデル
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- プログラマブルロジックePLXを用いたネットワークセキュリティ回路の実装評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- プログラマブルロジックePLXの自動マッピングツールの開発とローカルアーキテクチャ検討(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- SoC埋め込み型プログラマブルロジックePLX向け自動配線ツールの検討(リコンフィギャラブルデバイス,リコンフィギャラブルシステム,一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価(FPGAとその応用及び一般)
- C-12-9 リコンフィギャラブルシステムに適したAES暗号回路の設計(C-12.集積回路B(ディジタル),一般講演)
- メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法
- 情報家電ネットワークと携帯端末ネットワークをつなぐP2P動画配信システムの構築
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 動的再構成可能デバイスの耐故障化に関する検討(アーキテクチャ, FRGAとその応用及び一般)
- 仕様記述言語SpecCによるサイクル精度記述の一試行
- 仕様記述言語SpecCによるサイクル精度記述の一試行
- 仕様記述言語SpecCによるサイクル精度記述の一試行
- 仕様記述言語SpecCによるサイクル精度記述の一試行
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- A-4-27 コンフィギュラブルプロセッサを用いたJPEG2000符号器の設計
- A-4-11 組込み向けJPEG2000適応型レート制御方式
- A-4-39 JPEG2000スケーラブル符方化器の構成法
- CI-OFDM (Carrier Interferometry Orthogonal Frequency Division Multiplex)方式を用いた高速衛星通信システムの検討(衛星通信システムと衛星搭載機器及び一般)
- マイクロ体内ロボットの中枢となる組込みシステムの開発(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロ体内ロボットの中枢となる組込みシステムの開発(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロ体内ロボットの中枢となる組込みシステムの開発(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロ体内ロボットの中枢となる組込みシステムの開発(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- C-12-4 マイクロ体内ロボット用の低消費電力マイクロプロセッサの開発(C-12.集積回路B(ディジタル),一般講演)
- マイクロ体内ロボット向け通信モジュールの構成と設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロ体内ロボット向け通信モジュールの構成と設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロ体内ロボット向け通信モジュールの構成と設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- マイクロ体内ロボット向け通信モジュールの構成と設計(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 高速CI-OFDM無線通信システムのための検証評価環境の構築(リコンフィギャラブルシステム,一般)
- プラスティックセルアーキテクチャへのアレイ型論理マッピング手法
- プラスティックセルアーキテクチャへのアレイ型論理マッピング手法
- スケーラブル符号化のためのJPEG2000符号器アーキテクチャ
- スケーラブル符号化のためのJPEG2000符号器アーキテクチャ
- スケーラブル符号化のためのJPEG2000符号器アーキテクチャ
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- LUTアレイ型PLDの設計と試作
- LUTアレイ型PLDの設計と試作
- LUTアレイ型PLDの設計と試作
- A-3-18 LUTアレイ型PLDの設計と試作
- SA-1-4 PCA-Chip2におけるパイプライン通信機構の多チャネル化
- C-12-26 プラスティックセルアーキテクチャにおける可変論理部の粒度検討
- プラスティックセルアーキテクチャへの回路実装密度に関する一考察
- プラスティックセルアーキテクチャへの回路実装密度に関する一考察
- プラスチィックセルアーキテクチャへの回路実装密度に関する一考察
- C/C++言語によるIEEE1394協調検証環境の構築とリンク層LSI設計
- C/C++言語によるIEEE1394協調検証環境の構築とリンク層LSI設計
- C/C++言語によるIEEE1394協調検証環境の構築とリンク層LSI設計
- A-3-21 IEEE1394リンク層LSIの設計およびシステムレベルシミュレーション環境の構築
- プラスティックセルアーキテクチャへのアレイ型論理マッピング手法
- 複雑な信号処理を伴う制御アプリケーションを容易に実現するためのプラットフォームの試作(スマートパーソナルシステム,一般)
- 多段粒子フィルタを用いた物体認識の並列実装
- バス帯域を考慮したHD Photo における Photo Core Transform のハードウェアアーキテクチャ