コアによって構成されるシステムLSIのテスト手法 : テストの効率を考慮したBISTと外部テストの組み合わせ
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, 複数のコアを用いたシステムLSIのテスト時間を削減する手法を提案するとともに, テスト時間最小化問題を定義する.本手法は, 各コアとともに複数のテストパターンが提供されることを前提としている.これらのテストパターンはBISTと外部テストで構成されている.また, これらのテストパターンは要求値以上の故障検出率を達成し, 互いにBISTと外部テストのサイクル数が異なるものである.本手法は外部入出力に注目し, 設計するシステムLSIのテスト時間が最小となるように, 各コアのテストパターンを選択する.
- 社団法人電子情報通信学会の論文
- 1998-05-22
著者
-
安浦 寛人
九州大学大学院システム情報科学研究院
-
安浦 寛人
九州大学大学院システム情報科学研究科情報工学専攻
-
杉原 真
九州大学大学院システム情報科学研究科情報工学専攻
-
伊達 博
(財)九州システム情報技術研究所
-
伊達 博
九州システム情報技術研究所
-
安浦 寛人
九州大学大学院 システム情報科学研究院
関連論文
- 出力VHDLコードに透かしを埋め込むCADツールの不正コピー検知方式
- 12.社会システムを支えるディペンダブルコンピューティング(時代をひらく電子情報通信技術-技術がもたらした変革,そして更なる飛躍-)
- 入力依存の遅延ばらつきを利用するDVSシステムにおける性能およびエリアオーバーヘッドの改善検討(低消費電力,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 緊密な産学連携に基づく自律的なICT人材育成の実践(情報システム教育コンテスト(3))
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- 6U-6 ウェーブレットに基づく音声認証システムの精度向上にむけて(ネットワーク応用,学生セッション,ネットワーク)
- C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
- 大規模な産学連携による高度ICT人材育成に向けての取り組み
- RFIDタグを用いた安全で効率の良いデジタルネーミング社会について