低消費電力化を目的とした Gated-Clock によるビット幅可変方式

スポンサーリンク

概要

論文の詳細を見る
集積回路技術の向上にともなって、CMOS LSI の発熱が、さらなる高集積化と高速化を制限する最大の要因となっている。また、携帯型情報機器の爆発的な普及を背景に、小型のバッテリーで、多様な処理をより長時間実行する VLSI システムが要求されている。携帯機器が高性能化と低電力化を両立させるために、アプリケーションの要求を柔軟に受け入れるシステムが必要である。アプリケーションからの要求を直接的に満足させるために、我々はプログラム中にシステムユーザが要求する性能や電力を明示的に書き込むことのできるシステム[1,2]、およびプログラム中に指定された要求に応じで電力と性能を変化させるためのプロセッサアーキテクチャ[2]を開発している。本稿では、プログラマの指定にしたがって演算語長を変化させることにより低消費電力化を実現するプロセッサアーキテクチャを提案する。
社団法人電子情報通信学会の論文
1997-03-06

著者

関連論文

もっと見る

スポンサーリンク