PIE64のネットワーク・インタフェス・プロセッサのハードウェア構成

スポンサーリンク

概要

論文の詳細を見る
現在、我々の研究室では、並列推論マシンPIE64の開発をすすめている。PIE64は64台の推論ユニット(Inference Unit:IU)が2系統の自動負荷分散機構付き多段ネットワークによって結合された構造を持ち、並列論理型言語Flengおよび、その上位言語であるFleng++を実行する。各IUには、IU内部と相互結合網とのインタフェスを行なうネットワーク・インタフェス・プロセッサ(Network Interface Processor:NIP)が用意される。NIPはPIE64で行なわれる並列推論処理において、2つのIU間でのデータ転送、Flengのプロセス間同期、PIE64の一括ガベージ・コレクションといった並列処理機能をハードウエア・レベルで直接支援する。本稿では、NIPの詳細な内部データ・パスと、その上での処理動作、及び、PIE64の相互結合網を介して行われる2つのNIP間での通信のプロトコルについて述べる。
一般社団法人情報処理学会の論文
1989-10-16

著者

関連論文

もっと見る

スポンサーリンク