Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
スポンサーリンク
概要
- 論文の詳細を見る
回路図入力からHDL設計に転向する中堅技術者や、新入社員教育の教材として、トップダウン設計のための教育パッケージを開発した。本パッケージはHDLによる機能記述から、機能レベルシミュレーションまでの作業をまとめたものである。これにより、HDLによる回路設計方法とテストプログラムの作成方法が習得できる。本報告では、教育パッケージの内容と、これまでの教育事例について紹介する。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
-
久保 典夫
横河電機(株)eda開発センター
-
水田 裕子
横河電機(株)EDA開発センタ
-
佐野 直樹
横河電機(株)EDA開発センタ
-
水田 裕子
横河電機(株)eda開発センター
-
佐野 直樹
横河電機(株)eda開発センター
-
滝鼻 容子
横河電機(株)EDA開発センター
-
河合 高志
横河電機(株)EDA開発センター
-
樋口 昌彦
(株)横河総合研究所ASIC部
-
入谷 京
(株)横河総合研究所ASIC部
-
佐々木 浩二
(株)横河総合研究所ASIC部
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC
- 傾斜機能圧電アクチュエータの開発 : 物性・応用