ASIC設計・デバックサポートシステム : CEEDS-ASIC
スポンサーリンク
概要
- 論文の詳細を見る
ASICの設計・デバックを効率良くサポートするためのシステム(CEEDS-ASIC)について紹介する。本システムは"短期間で高品質のASICの開発を可能にする"ための設計・デバック環境を提供するものである。本システムはHDL設計手法を補完するためのパッケージソフトで、DA関連ソフト,HDLライブラリ・モデル、エンジニアリング等がその主要な構成要素である。本システムは、社内用ASICとして10Mbpsマイクロプログラマブルな専用通信コントローラチップ開発並びに、社内外用ASSPとしてIEC, ISA SP50準拠の31.25Kbpsのフィールドバス・コントローラチップ開発等の実チップ開発へ既に適用されその有用性は確認されている。
- 社団法人電子情報通信学会の論文
- 1993-07-23
著者
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC