HDLによる通信制御用チップの開発環境の構築

スポンサーリンク

概要

論文の詳細を見る
HDLによるトップダウン設計手法により、通信制御用チップを開発した。その際、効率の良い設計環境を実現するために、汎用シミュレータ(Verilog-XL)を用い、通信制御用チップに有効な開発環境を構築した。本開発環境では、周辺ハードウェアと通信メディアをVerilog-HDLにより記述し、システムレベル・シミュレーションにより、機能検証の精度の向上を実現している。また、Verilog-HDLによる簡易言語インターフェイスを構築し、ワークステーション上でのチップの動作検証を容易にした。我々は、本開発環境を実チップ開発に適用し、その有用性を確認した。本稿では、本開発環境と通信チップ開発での適用例について述べる。
一般社団法人情報処理学会の論文
1993-09-27

著者

関連論文

もっと見る

スポンサーリンク