HDLによるフィールドバス・チップの開発(2) : 検証環境
スポンサーリンク
概要
- 論文の詳細を見る
今回、IEC/ISA SP50フィールドバス規格に準拠した2つのフィールドバス通信制御用チップ(FIND-1/FIND-2)の開発を行なった。このような大規模かつ高機能なチップの開発においては、チップ単体のみのデバッグで機能のチェックを行なうことは限界があり、チップとその周辺を含むボードレベルでの検証、さらにはもっと上位のシステムレベルでの検証が重要である。我々はフィールドバス・チップの開発に際し、HDLシミュレータを用いて、通信制御用チップ特有の開発。デバッグ環境を構築した。本環境は、チップの動作およびタイミング検証を目的とするボードレベル・シミュレーションと、チップの機能および仕様検証を目的とする複数チップ間のシステムレベル・シミュレーションを提供する。我々は、本環境により高品質のチップを短期間で開発し、その有効性を確認したので報告する。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
-
久保 典夫
横河電機(株)eda開発センター
-
佐野 直樹
横河電機(株)EDA開発センタ
-
夏井 聡
横河電機(株)eda開発センター
-
池田 哲
横河電機(株)EDA開発センター
-
島田 克之
横河電機(株)EDA開発センター
-
小林 文彦
横河電機(株)EDA開発センター
-
佐野 直樹
横河電機(株)eda開発センター
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC