ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
スポンサーリンク
概要
- 論文の詳細を見る
今回、ディジタル/アナログ波形表示ツール(CEEDS-GT)を開発した。ここでは、CEEDS-GTの実チップヘの具体的な適用事例と解析機能について紹介する。適用したチップはアナログ信号とディジタル信号が混在する回路である。本ツールを用いることにより、シミュレーションの際にアナログ信号とディジタル信号を1つのウィンドウ上に同時に波形表示することができ、また、複数のシミュレーション結果を重ねて表示することも可能であるため、視覚的な比較が容易に行なえ、効率的な設計/検証が行なえる。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
-
久保 典夫
横河電機(株)eda開発センター
-
小笠原 敦
横河電機(株)bda開発センタ
-
水田 裕子
横河電磯(株)EDA開発センタ
-
天野 祐治
横河電磯(株)EDA開発センタ
-
小笠原 敦
横河電磯(株)EDA開発センタ
-
佐野 直樹
横河電磯(株)EDA開発センタ
-
久保 典夫
横河電磯(株)EDA開発センタ
-
水田 裕子
横河電機(株)eda開発センター
-
天野 祐治
横河電機(株)bda開発センタ
-
佐野 直樹
横河電機(株)eda開発センター
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC