大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC
スポンサーリンク
概要
- 論文の詳細を見る
当社ではASICの開発効率の向上を目的に、いわゆるHDL(ハードウエア記述言語)設計手法を採用し実チップ開発に適用する事により現在までに成果を上げてきた。しかし、このHDL設計手法だけでは大規模化かつ高機能化するASIC開発、例えばシステム・オン・チップに必ずしも対応しきれなくなって来ている。現在我々はHDL設計手法を補完し大規模ASICの設計・デバックを効率良くサポートするためのシステムCEEDS-ASIC(concurrent Engineering Environment Deve1opment system for ASIC)の開発を進めている。今回、本システムを通信コントローラチップ開発へ適用しその有用性を確認した。本稿では、本システムの開発の狙い、位置付け、構成、特徴、実チップ開発適用事例等について述べる。
- 一般社団法人情報処理学会の論文
- 1992-09-28
著者
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC