HDLによるフィールドバス・チップの開発(1) : チップ概要

スポンサーリンク

概要

論文の詳細を見る
数年前から我々は、ASICの開発・設計効率の向上を目的にHDLを用いた独自のトップダウン設計手法を確立してきた。今回、このトップダウン設計手法を用いることにより、IEC/ISA SP50フィールドバス規格に準拠した2つの通信制御用チップを開発した。1つ(FIND-1)は低速通信(31.25kbps)を制御し、他の1つ(FIND-2)は高速通信(1Mbps/2.5Mbps)を制御する。両チップは低消費電力を特徴の一つとしている。一般に、HDLによる設計手法は、HDL記述からタイミング検証までを考慮した場合、完全な同期設計に最も適している。しかし、一方でチップの低消費電力を実現するためには、完全同期設計を全面的に採用することには限界がある。今回我々は、同期設計の中に一部準同期設計を採用し両チップの低消費電力を実現した。本稿では、2つのフィールドバス通信制御用チップのアーキテクチャ、特徴、設計の概要について述べる。
一般社団法人情報処理学会の論文
1994-09-20

著者

関連論文

もっと見る

スポンサーリンク