HDLによる音声処理用DSPの開発(1) : 開発概要
スポンサーリンク
概要
- 論文の詳細を見る
従来の回路図入力をベースとしたゲートレベルのASIC開発では、"新規設計に時間がかかる"、"システムレベルでのASICの検証が難しい"、"設計者育成に時間がかかる"、"ASICマルチベンダ化対応が困難である"等の問題が顕在化している。今回、我々はこれらの問題点を解決するためHDL設計手法を導入し、本手法を用いてマイクロプログラミング制御方式による音声処理用DSP(YSP)を開発した。本チップはRAM、ROM等のハードマクロやアナログI/Oを内蔵し、これら以外の部分を論理合成対象として設計されている。本稿では、本チップの開発概要(チップ諸元、特徴、アーキテクチャ)、並びにHDL設計手法の特徴と留意点等について述べる。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
-
久保 典夫
横河電機(株)eda開発センター
-
中嶋 敏勝
ヤマハ(株)電子デバイス事業部
-
佐野 直樹
横河電機(株)EDA開発センタ
-
山本 剛士
横河電機(株)EDA開発センター
-
則安 学
横河電機(株)EDA開発センター
-
佐野 直樹
横河電機(株)eda開発センター
-
鈴木 俊彦
ヤマハ(株)電子デバイス事業部
-
村山 孝司
ヤマハ(株)電子デバイス事業部
-
星 十郎
ヤマハ(株)電子デバイス事業部
関連論文
- LSIテスト支援システム--仮想テスタPreTestStation (半導体ソリューション特集)
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(3) : 適用事例
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(2) : 構成/ユーザインタフェース
- ディジタル/アナログ波形表示ツール(CEEDS-GT)の開発(1) : システム概要
- HDLによるコ・デザイン環境の構築
- HDLによるフィールドバス・チップの開発(2) : 検証環境
- HDLによるフィールドバス・チップの開発(1) : チップ概要
- HDLによる通信制御用チップの開発環境の構築
- HDLによるCPUコア搭載ASIC開発環境の構築
- VHDLの設計エンジニアリングへの適用(2) : プログラマブル・ロジック・コントローラ
- VHDLの設計エンジニアリングへの適用(1) : プロセス制御システム
- Verilog-HDLを用いた言語設計教育事例(2) : 事例紹介
- Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
- HDLによる音声処理用DSPの開発(2) : テスト環境
- HDLによる音声処理用DSPの開発(1) : 開発概要
- ハードウエア記述言語(HDL)のシステム設計エンジニアリングへの適用
- ASIC設計・デバックサポートシステム : CEEDS-ASIC
- ASIC設計・デバックサポ-トシステムCEEDS-ASIC
- 大規模ASIC設計・デバックサポートシステム : CEEDS-ASIC