HDLによるコ・デザイン環境の構築

スポンサーリンク

概要

論文の詳細を見る
HDLによるトップダウン設計手法の普及により、複雑なハードウェアを短期間で容易に構築できるようになってきた。一方、ソフトウェアを含めたシステム検証は、依然として、ハードウェア構築後に行なわれている。今回我々は、汎用Verilog-HDLシミュレータ上で動作する、ハード/ソフトのコ・デザイン環境(CEEDS-ICE)を構築した。本環境は、HDLで記述されたCPUモデル及び仮想ICE(In-Circuit Emulator)機能と、C言語で記述されたグラフィカル・ツール等により構成される。本環境により、実システム構築前に、システムパフォーマンス、アルゴリズム、ハード/ソフトのトレードオフなどが容易に検証できるようになった。本稿では、CEEDS-ICEの構成、特徴、適用事例について述べる。
一般社団法人情報処理学会の論文
1994-09-20

著者

関連論文

もっと見る

スポンサーリンク